基于fpga的数码管显示控制装置的制造方法
【专利摘要】一种基于FPGA的数码管显示控制装置,它具有对对电路进行控制的FPGA电路；通信电路，该电路与FPGA电路相连；数码管显示控制电路，该电路的输入端接FPGA电路的输出端；该装置设计合理、电路简单、集成度高、外围元件少、可独立控制，可应用于实验室数码管显示控制装置。
【专利说明】
基于FPGA的数码管显示控制装置
技术领域
[0001]本实用新型属于对用静态方法显示可变信息的指示装置进行控制的装置或电路技术领域，具体涉及到基于FPGA的数码管显示控制装置。
【背景技术】
[0002]目前，数码管是学生们经常用到的显示设备，它直观地显示数字，字母。具有低成本，亮度高的优点，被广泛使用。高校也有数码管显示控制实验平台。主要有以下两种:一是，用单片机实现数码管显示控制;二是，用DSP实现数码管显示控制。这两种实验平台存在以下不足:由软件程序来实现数码管显示控制；显示数码管数量较少，单片机和DSP外围扩展接口不多;不具有多种的通信接口，联网能力有限。
【发明内容】
[0003]本实用新型所要解决的技术问题在于克服上述数码管显示控制装置的不足，提供一种设计合理、电路简单、低成本、外围元件少、可独立控制的基于FPGA的数码管显示控制
目.ο
[0004]解决上述技术问题采用的技术方案是:它具有:对电路进行控制的FPGA电路;数码管显示控制电路，该电路的输入端接FPGA电路的输出端；通信电路，该电路与FPGA电路相连。
[0005]本实用新型的数码管显示控制电路为:数码管Dl的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul 3的58脚、38脚、39脚、41脚、42脚、44脚、46脚、47脚，数码管Dl的I脚和6脚接开关SWl的21脚;数码管D2的1脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul 3的223脚、226脚、228脚、230脚?234脚，数码管D2的I脚和6脚接开关SWl的17脚;数码管D3的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul 3的166脚?168脚、170脚、171脚、173脚?175脚，数码管D3的I脚和6脚接开关SWl的13脚;数码管D4的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路U13的50脚?52脚、54脚?57脚、37脚，数码管D4的I脚和6脚接开关Sffl的22脚;数码管D5的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul 3的236脚、238脚、237脚、184脚?188脚，数码管D5的I脚和6脚接开关SWl的18脚;数码管D6的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul 3的178脚、125脚?128脚、130脚?132脚，数码管D6的I脚和6脚接开关SWl的14脚;数码管D7的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路U13的4脚?9脚、11脚、13脚，数码管D7的I脚和6脚接开关SWl的23脚;数码管D8的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul 3的191脚、192脚、194脚、195脚、197脚、199脚、200脚、203脚，数码管D8的I脚和6脚接开关SWl的19脚;数码管D9的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul3的135脚?137脚、150脚、139脚、140脚、141脚、149脚，数码管D9的I脚和6脚接开关SWl的15脚;数码管DlO的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul 3的15脚、16脚、18脚、20脚、21脚、214脚、216脚、218脚，数码管D10的I脚和6脚接开关SWl的24脚;数码管D11的1脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul 3的155脚?157脚、159脚、161脚、162脚、164脚、165脚，数码管Dl I的I脚和6脚接开关SWl的20脚;数码管D12的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路U13的119脚?116脚、114脚、113脚、111脚、110脚，数码管D12的I脚和6脚接开关SWl的16脚;开关SWl的I脚?12脚依次接集成电路Ul 3的109脚、106脚、105脚、100脚、97脚、96脚、88脚?86脚、84脚、80脚、78脚。
[0006]本实用新型的FPGA电路为:集成电路U13的119脚?116脚、114脚、113脚、111脚?109脚、106脚、105脚、100脚、97脚、96 脚、88 脚?86脚、84 脚、80脚、78 脚、90脚、91脚、72脚、94脚、68 脚、95 脚、66 脚、34 脚、64 脚、35 脚、73脚、212 脚、70 脚、213脚、67 脚、210脚、79 脚、92 脚、65脚、154 脚、49 脚、209 脚、14脚、30脚、58脚、38脚、39脚、41 脚、42 脚、44 脚、46 脚、47 脚、50 脚?52脚、54脚?57脚、37脚、4脚?9脚、11脚、13脚、15脚、16脚、18脚、20脚、21脚、214脚、216脚、218 脚、223脚、226脚、228脚、230 脚?234脚、236脚、238脚、237 脚、184 脚?188 脚、191 脚、192脚、194 脚、195脚、197脚、199脚、200脚、203脚、155脚?157脚、159脚、161 脚、162脚、164脚?168脚、170脚、171脚、173脚?175脚、178脚、125脚?128脚、130脚?132脚、135脚?137脚、150脚、139脚、140脚、141脚、149脚接数码管显示控制电路，集成电路Ul 3的90脚、91脚、72脚、94脚、68脚、95脚、66脚、34脚、64脚、35脚、73脚、212脚、70脚、213脚、67脚、210脚、79脚、92脚、65脚、154脚、49脚、209脚、14脚、30脚接通信电路，集成电路Ul 3的151脚接晶振Yl的4脚、177脚接集成电路U14的5脚、134脚接集成电路U14的6脚，集成电路U13的62脚、121脚、182脚、240脚接Al.2V电源，集成电路U13的60脚、2脚、180脚、123脚、28脚、40脚、76脚、82脚、93脚、99脚、104脚、108脚、148脚、158脚、196脚、201脚、204脚、211脚、220脚、224脚接
1.2V电源，集成电路U13的36脚、53脚、10脚、19脚、219脚、229脚、190脚、207脚、160脚、176脚、129脚、142脚、1I脚、115脚、69脚、77脚、83脚接3V电源、地端接地，集成电路U14的电源端接3V电源、地端接地，晶振YI的电源端接3V电源、地端接地；集成电路U13的型号为EP2C20F256C6、集成电路U14的型号为AT24LC16，晶振Yl的型号为JHY50M。
[0007]由于本实用新型采用集成电路U13为FPGA芯片，产生16路串口的时序控制逻辑及12路数码管的时序控制逻辑，集成电路U13检测是否接收到数据，信号由通信电路输入集成电路U13，集成电路U13产生串口通信的度时序控制逻辑，读出接收到的数据并判断数据类型，若接收到的数据是静态显示数码管内容的命令时:集成电路U13启动静态显示数码管控制时序逻辑，将接收的数据依次发送到数码管Dl?数码管D12;若接收的数据是动态显示数码管内容命令时:集成电路U13启动动态显示数码管控制时序逻辑，将接收的数据依次发送到数码管Dl?数码管D12，该装置设计合理、电路简单、集成度高、外围元件少、可独立控制，可应用于实验室数码管显示控制装置。
【附图说明】
[0008]图1是本实用新型电气原理方框图。
[0009]图2是图1中FPGA电路的电子线路原理图。
[0010]图3是图1中通信电路和数码管显示控制电路的电子线路原理图。
【具体实施方式】
[0011]下面结合附图和实施例对本实用新型做进一步详细说明，但本实用新型不限于这些实施例。
[0012]实施例1
[0013]在图1中，本实用新型基于FPGA的数码管显示控制装置由FPGA电路、通信电路、数码管显示控制电路连接构成，FPGA电路的输出端接数码管显示控制电路的输入端，通信电路与FPGA电路相连。
[0014]在图2中，本实施例的FPGA电路由集成电路Ul3、集成电路U14、晶振Yl、连接器Jl 3连接构成，集成电路U13的型号为EP2C20F256C6、集成电路U14的型号为AT24LC16，晶振Yl的型号为JHY50M。集成电路U13的119脚?116脚、114脚、113脚、111脚?109脚、106脚、105脚、100脚、97脚、96脚、88脚?86脚、84脚、80脚、78脚、90脚、91脚、72脚、94脚、68脚、95脚、66脚、34脚、64脚、35脚、73脚、212脚、70脚、213脚、67脚、210脚、79脚、92脚、65脚、154脚、49脚、209脚、14脚、30脚、58脚、38脚、39脚、41脚、42脚、44脚、46脚、47脚、50脚?52脚、54脚?57脚、37脚、4脚?9脚、11脚、13脚、15脚、16脚、18脚、20脚、21脚、214脚、216脚、218脚、223脚、226脚、228 脚、230 脚?234脚、236 脚、238 脚、237 脚、184 脚?188 脚、191 脚、192 脚、194 脚、195 脚、197脚、199 脚、200脚、203脚、155 脚?157 脚、159 脚、161 脚、162 脚、164 脚?168 脚、170 脚、171 脚、173脚?175脚、178脚、125脚?128脚、130脚?132脚、135脚?137脚、150脚、139脚、140脚、141脚、149脚接数码管显示控制电路，集成电路U13的90脚、91脚、72脚、94脚、68脚、95脚、66脚、34 脚、64 脚、35脚、73脚、212 脚、70脚、213脚、67脚、210脚、79 脚、92 脚、65 脚、154 脚、49 脚、209脚、14脚、30脚接通信电路，集成电路U13的151脚接晶振Yl的4脚、177脚接集成电路U14的5脚、134脚接集成电路U14的6脚，集成电路U13的62脚、121脚、182脚、240脚接Al.2V电源，集成电路U13的60脚、2脚、180脚、123脚、28脚、40脚、76脚、82脚、93脚、99脚、104脚、108脚、148脚、158脚、196脚、201脚、204脚、211脚、220脚、224脚接1.2V电源，集成电路U13的36脚、53 脚、10 脚、19 脚、219 脚、229脚、190 脚、207 脚、160 脚、176 脚、129 脚、142 脚、101 脚、115 脚、69脚、77脚、83脚接3V电源、地端接地，集成电路U14的电源端接3V电源、地端接地，晶振YI的电源端接3V电源、地端接地。
[0015]在图3中，本实施例的通信电路由集成电路Ul?集成电路U12、电容Cl?电容C48、连接器Jl?连接器J12连接构成，集成电路Ul?集成电路U12的型号为MAX232。集成电路Ul的I脚接电容Cl的一端、3脚接电容Cl的另一端、4脚接电容C5的一端、5脚接电容C5的另一端、11脚接集成电路U13的66脚、12脚接集成电路U13的34脚、2脚接电容C3的一端、6脚接电容C7的一端、14脚接连接器Jl的I脚、13脚接连接器JI的2脚、电源端接5V电源、地端接地，电容C3、电容C7的另一端接地，连接器Jl的3脚接地;集成电路U2的I脚接电容C2的一端、3脚接电容C2的另一端、4脚接电容C6的一端、5脚接电容C6的另一端、11脚接集成电路Ul3的68脚、12脚接集成电路Ul 3的95脚、2脚接电容C4的一端、6脚接电容C8的一端、14脚接连接器J2的I脚、13脚接连接器J2的2脚、电源端接5V电源、地端接地，电容C4、电容C8的另一端接地，连接器J2的3脚接地;集成电路U3的I脚接电容C9的一端、3脚接电容C9的另一端、4脚接电容C13的一端、5脚接电容Cl3的另一端、11脚接集成电路Ul3的64脚、12脚接集成电路Ul3的35脚、2脚接电容Cl I的一端、6脚接电容C715的一端、14脚接连接器J3的I脚、13脚接连接器J3的2脚、电源端接5V电源、地端接地，电容Cl 1、电容Cl5的另一端接地，连接器J3的3脚接地;集成电路U4的I脚接电容Cl O的一端、3脚接电容C1的另一端、4脚接电容Cl 4的一端、5脚接电容C14的另一端、11脚接集成电路U13的73脚、12脚接集成电路U13的212脚、2脚接电容C12的一端、6脚接电容Cl 6的一端、14脚接连接器J4的I脚、13脚接连接器J4的2脚、电源端接5V电源、地端接地，电容Cl 2、电容C16的另一端接地，连接器J4的3脚接地;集成电路U5的I脚接电容Cl7的一端、3脚接电容Cl7的另一端、4脚接电容C21的一端、5脚接电容C21的另一端、11脚接集成电路Ul 3的70脚、12脚接集成电路Ul 3的213脚、2脚接电容C19的一端、6脚接电容C22的一端、14脚接连接器J5的I脚、13脚接连接器J5的2脚、电源端接5V电源、地端接地，电容C19、电容C22的另一端接地，连接器J5的3脚接地;集成电路U6的I脚接电容Cl 8的一端、3脚接电容C18的另一端、4脚接电容C23的一端、5脚接电容C23的另一端、11脚接集成电路U13的67脚、12脚接集成电路U13的210脚、2脚接电容C20的一端、6脚接电容C24的一端、14脚接连接器J6的I脚、13脚接连接器J6的2脚、电源端接5V电源、地端接地，电容C20、电容C24的另一端接地，连接器J6的3脚接地;集成电路U8的I脚接电容C26的一端、3脚接电容C26的另一端、4脚接电容C30的一端、5脚接电容C30的另一端、11脚接集成电路Ul 3的79脚、12脚接集成电路Ul3的92脚、2脚接电容C28的一端、6脚接电容C32的一端、14脚接连接器J8的I脚、13脚接连接器J8的2脚、电源端接5V电源、地端接地，电容C28、电容C32的另一端接地，连接器J8的3脚接地;集成电路U7的I脚接电容C25的一端、3脚接电容C25的另一端、4脚接电容C29的一端、5脚接电容C29的另一端、11脚接集成电路U13的65脚、12脚接集成电路Ul 3的154脚、2脚接电容C27的一端、6脚接电容C31的一端、14脚接连接器J7的I脚、13脚接连接器J7的2脚、电源端接5V电源、地端接地，电容C27、电容C31的另一端接地，连接器J7的3脚接地;集成电路U9的I脚接电容C33的一端、3脚接电容C33的另一端、4脚接电容C41的一端、5脚接电容C41的另一端、11脚接集成电路U13的90脚、12脚接集成电路U13的91脚、2脚接电容C37的一端、6脚接电容C45的一端、14脚接连接器J9的I脚、13脚接连接器几的2脚、电源端接5V电源、地端接地，电容C37、电容C45的另一端接地，连接器J9的3脚接地;集成电路UlO的I脚接电容C34的一端、3脚接电容C34的另一端、4脚接电容C42的一端、5脚接电容C42的另一端、11脚接集成电路U13的72脚、12脚接集成电路U13的94脚、2脚接电容C38的一端、6脚接电容C46的一端、14脚接连接器J1的I脚、13脚接连接器J1的2脚、电源端接5V电源、地端接地，电容C38、电容C46的另一端接地，连接器J1的3脚接地;集成电路Ul I的I脚接电容C35的一端、3脚接电容C35的另一端、4脚接电容C43的一端、5脚接电容C43的另一端、11脚接集成电路U13的49脚、12脚接集成电路U13的209脚、2脚接电容C39的一端、6脚接电容C47的一端、14脚接连接器J11的I脚、13脚接连接器Jl I的2脚、电源端接5V电源、地端接地，电容C39、电容C47的另一端接地，连接器Jl I的3脚接地;集成电路Ul 2的I脚接电容C36的一端、3脚接电容C36的另一端、4脚接电容C44的一端、5脚接电容C44的另一端、11脚接集成电路Ul3的14脚、12脚接集成电路Ul 3的30脚、2脚接电容C40的一端、6脚接电容C48的一端、14脚接连接器Jl 2的I脚、13脚接连接器J12的2脚、电源端接5V电源、地端接地，电容C40、电容C48的另一端接地，连接器J12的3脚接地。
[0016]在图3中，本实施的数码管显示控制电路由数码管Dl?数码管D12、开关SWl连接构成。数码管DI的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul 3的58脚、38脚、39脚、41脚、42脚、44脚、46脚、47脚，数码管Dl的I脚和6脚接开关SWl的21脚;数码管D2的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路U13的223脚、226脚、228脚、230脚?234脚，数码管D2的I脚和6脚接开关SWl的17脚;数码管D3的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路U13的166脚?168脚、170脚、171脚、173脚?175脚，数码管D3的I脚和6脚接开关SWl的13脚;数码管D4的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul 3的50脚?52脚、54脚?57脚、37脚，数码管D4的I脚和6脚接开关SWl的22脚;数码管D5的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul 3的236脚、238脚、237脚、184脚?188脚，数码管D5的I脚和6脚接开关SWl的18脚;数码管D6的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul 3的178脚、125脚?128脚、130脚?132脚，数码管D6的I脚和6脚接开关SWl的14脚;数码管D7的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul 3的4脚?9脚、11脚、13脚，数码管D7的I脚和6脚接开关SWl的23脚;数码管D8的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路U13的191脚、192脚、194脚、195脚、197脚、199脚、200脚、203脚，数码管D8的I脚和6脚接开关SWl的19脚;数码管D9的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路U13的135脚?137脚、150脚、139脚、140脚、141脚、149脚，数码管D9的I脚和6脚接开关SWl的15脚;数码管D10的1脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul 3的15脚、16脚、18脚、20脚、21脚、214脚、216脚、218脚，数码管D1的I脚和6脚接开关SWl的24脚;数码管Dl I的1脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路U13的155脚?157脚、159脚、161脚、162脚、164脚、165脚，数码管Dl I的I脚和6脚接开关SWl的20脚;数码管Dl 2的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul 3的119脚?116脚、114脚、113脚、111脚、110脚，数码管D12的I脚和6脚接开关SWl的16脚;开关SWl的I脚?12脚依次接集成电路U13的109脚、106脚、105脚、100脚、97脚、96脚、88脚?86脚、84脚、80脚、78脚。
[0017]本实用新型的工作原理如下:
[0018]系统上电，集成电路U13开始初始化，产生16路串口的时序控制逻辑，12路数码管的时序控制逻辑。首先，集成电路U13时刻检测91脚是否接收到数据。如果没有，则等待。否则，信号从连接器J9的2脚输出，输入到集成电路U9的13脚，经过集成电路U9的电平变换，从集成电路U9的12脚输出，输入到集成电路Ul3的91脚，由集成电路Ul3产生串口通信的读时序控制逻辑，读出接收到的数据。其次，判断数据的类型。
[0019]若接收的数据是静态显示数码管内容命令时:集成电路U13启动静态显示数码管控制时序逻辑，将接收的数据依次发送到数码管Dl?数码管D12。数据信号从集成电路U13的58脚、38脚、39脚、41脚、42脚、44脚、46脚、47脚输出，输入到数码管DI的1脚?8脚、5脚、4脚、2脚、3脚、7脚，从集成电路U13的223脚、226脚、228脚、230脚?234脚输出，输入到数码管D2的10脚?8脚、5脚、4脚、2脚、3脚、7脚，从集成电路U13的引脚4?9，11，13输出，输入到数码管D3的166脚?168脚、170脚、171脚、173脚?175脚，从集成电路U13的50脚?52脚、54脚?57脚、37脚输出，输入到数码管D4的10脚?8脚、5脚、4脚、2脚、3脚、7脚，从集成电路Ul3的236脚、238脚、237脚、184脚?188脚输出，输入到数码管D5的10脚?8脚、5脚、4脚、2脚、3脚、7脚，从集成电路U13的178脚、125脚?128脚、130脚?132脚输出，输入到数码管D6的10脚?8脚、5脚、4脚、2脚、3脚、7脚，从集成电路Ul 3的4脚?9脚、11脚、13脚输出，输入到数码管D7的10脚?8脚、5脚、4脚、2脚、3脚、7脚，从集成电路Ul 3的191脚、192脚、194脚、195脚、197脚、199脚、200脚、203脚输出，输入到数码管D8的10脚?8脚、5脚、4脚、2脚、3脚、7脚，从集成电路U13的135脚?137脚、150脚、139脚、140脚、141脚、149脚输出，输入到数码管D9的10脚?8脚、5脚、4脚、2脚、3脚、7脚，从集成电路Ul 3的15脚、16脚、18脚、20脚、21脚、214脚、216脚、218脚输出，输入到数码管DlO的10脚?8脚、5脚、4脚、2脚、3脚、7脚，从集成电路U13的155脚?157脚、159脚、161脚、162脚、164脚、165脚输出，输入到数码管D11的10脚?8脚、5脚、4脚、2脚、3脚、7脚，从集成电路Ul 3的119脚?116脚、114脚、113脚、111脚、110脚输出，输入到数码管D12的10脚?8脚、5脚、4脚、2脚、3脚、7脚;控制信号从集成电路U13的引脚109脚、106脚、105脚、100脚、97脚、96脚、88脚?86脚、84脚、80脚、78脚输出，经过开关SWl，输出到数码管Dl?数码管D12的I脚和6脚，输出到数码管D2的I脚和6脚。
[°02°]若接收的数据是动态显示数码管内容命令时:集成电路U13启动动态显示数码管控制时序逻辑，将接收的数据依次发送到数码管Dl?数码管D12，控制过程类似。
【主权项】
1.一种基于FPGA的数码管显示控制装置，其特征在于它具有: 对电路进行控制的FPGA电路； 数码管显示控制电路，该电路的输入端接FPGA电路的输出端； 通信电路，该电路与FPGA电路相连。2.根据权利要求1所述的基于FPGA的数码管显示控制装置，其特征在于所述的数码管显示控制电路为:数码管DI的1脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul 3的58脚、38脚、39脚、41脚、42脚、44脚、46脚、47脚，数码管DI的I脚和6脚接开关SWl的21脚;数码管D2的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路U13的223脚、226脚、228脚、230脚?234脚，数码管D2的I脚和6脚接开关SWl的17脚;数码管D3的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路U13的166脚?168脚、170脚、171脚、173脚?175脚，数码管D3的I脚和6脚接开关SWl的13脚;数码管D4的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul 3的50脚?52脚、54脚?57脚、37脚，数码管D4的I脚和6脚接开关SWl的22脚;数码管D5的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路U13的236脚、238脚、237脚、184脚?188脚，数码管D5的I脚和6脚接开关SWl的18脚;数码管D6的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路U13的178脚、125脚?128脚、130脚?132脚，数码管D6的I脚和6脚接开关SWl的14脚;数码管D7的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul 3的4脚?9脚、11脚、13脚，数码管D7的I脚和6脚接开关SWl的23脚;数码管D8的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路U13的191脚、192脚、194脚、195脚、197脚、199脚、200脚、203脚，数码管D8的I脚和6脚接开关SWl的19脚;数码管D9的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路U13的135脚?137脚、150脚、139脚、140脚、141脚、149脚，数码管D9的I脚和6脚接开关SWl的15脚;数码管DlO的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路U13的15脚、16脚、18脚、20脚、21脚、214脚、216脚、218脚，数码管D10的I脚和6脚接开关SWl的24脚;数码管D11的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路U13的155脚?157脚、159脚、161脚、162脚、164脚、165脚，数码管D11的I脚和6脚接开关SWl的20脚;数码管Dl2的10脚?8脚、5脚、4脚、2脚、3脚、7脚依次接集成电路Ul 3的119脚?116脚、114脚、113脚、111脚、110脚，数码管D12的I脚和6脚接开关SWl的16脚;开关SWl的I脚?12脚依次接集成电路U13的109脚、106脚、105脚、100脚、97脚、96脚、88脚?86脚、84脚、80脚、78脚。3.根据权利要求1所述的基于FPGA的数码管显示控制装置，其特征在于所述的FPGA电路为:集成电路Ul 3的119脚?116脚、114脚、113脚、111脚?109脚、106脚、105脚、100脚、97脚、96脚、88脚?86脚、84脚、80脚、78脚、90脚、91脚、72脚、94脚、68脚、95脚、66脚、34脚、64脚、35 脚、73脚、212脚、70脚、213脚、67脚、210 脚、79 脚、92脚、65脚、154 脚、49 脚、209 脚、14脚、30脚、58脚、38脚、39脚、41脚、42脚、44脚、46脚、47脚、50脚?52脚、54脚?57脚、37脚、4脚?9脚、11脚、13脚、15脚、16脚、18脚、20脚、21脚、214脚、216脚、218脚、223脚、226脚、228脚、230脚?234脚、236脚、238脚、237 脚、184 脚?188 脚、191 脚、192 脚、194 脚、195 脚、197 脚、199 脚、200 脚、203 脚、155 脚?157 脚、159 脚、161 脚、162 脚、164 脚?168 脚、170 脚、171 脚、173脚?175脚、178脚、125脚?128脚、130脚?132脚、135脚?137脚、150脚、139脚、140脚、141脚、149脚接数码管显示控制电路，集成电路Ul 3的90脚、91脚、72脚、94脚、68脚、95脚、66脚、34脚、64脚、35脚、73脚、212脚、70脚、213脚、67脚、210脚、79脚、92脚、65脚、154脚、49脚、209脚、14脚、30脚接通信电路，集成电路U13的151脚接晶振Yl的4脚、177脚接集成电路U14的5脚、134脚接集成电路U14的6脚，集成电路U13的62脚、121脚、182脚、240脚接Al.2V电源，集成电路U13的60脚、2脚、180脚、123脚、28脚、40脚、76脚、82脚、93脚、99脚、104脚、108脚、148脚、158脚、196脚、201脚、204脚、211脚、220脚、224脚接1.2V电源，集成电路U13的36脚、53脚、1脚、19脚、219脚、229脚、190脚、207脚、160脚、176脚、129脚、142脚、1I 脚、115脚、69脚、77脚、83脚接3V电源、地端接地，集成电路U14的电源端接3V电源、地端接地，晶振YI的电源端接3V电源、地端接地；集成电路U13的型号为EP2C20F256C6、集成电路U14的型号为AT24LC16，晶振Yl的型号为JHY50M。
【文档编号】G05B19/042GK205594382SQ201620372620
【公开日】2016年9月21日
【申请日】2016年4月28日
【发明人】李雨欣, 张涵, 万增利
【申请人】榆林学院