专利名称：硬件式序列罩幕只读存储器适配器的制作方法
技术领域：
本发明有关于一种计算机内存硬件技术，特别是有关于一种硬件式的序列罩幕只读存储器适配器(SROM Adapter)，其可藕接于一中央处理器(Central Processing Unit，CPU)与一序列罩幕只读存储器(Sequential-mask Read Only Memory，SROM)之间，用以让中央处理器完全通过硬件，而无须使用软件，便可读取序列罩幕只读存储器中所储存的资料。
序列罩幕只读存储器为一种新发展出的内存装置，其特点为容量大且制造成本低，因此特别适用于小型的计算机装置或智能型电子装置中，例如在电子辞典中，作为其中的永久性资料储存装置。序列罩幕只读存储器的读取速度虽略低于传统的只读存储器，但由于其大容量及低成本的优点，因此已广泛地为计算机业界所采用。
传统的只读存储器具有个别的地址及数据总线，分别用以作为地址输入及资料输出使用；而序列罩幕只读存储器则仅具有一个共享地址/数据总线，因此必须以切换方式来作地址输入或资料输出。此外，序列罩幕只读存储器具有二种读取操作模式非读页操作模式及读页操作模式。当读取的资料位于同一页的连续地址时，则使用读页操作模式来读取资料；而当读取的资料位于不同页时，则使用非读页操作模式来读取资料。基本上，读页操作模式的读取速度大于非读页操作模式的读取速度。
图1为一简略示意图，其显示一典型的序列罩幕只读存储器的各个输出入端。如图所示，此序列罩幕只读存储器包含一16位的共享地址/数据总线AD[150]和一组控制信号输入端[ALEH，ALEL，/CE，/RD]，其功能如以下表1所示。表1
共享地址/数据总线AD[150]为具有双重功能的单一总线，其可受控于控制信号[ALEH，ALEL，/CE，/RD]而选择性地切换为地址输入模式或资料输出模式。切换方式如以下表2所示。表2
L逻辑低电位；H逻辑高电位；X任意电位序列罩幕只读存储器具有三种运作状态待命状态(standby state)、地址输入状态(address input state)、和内部操作状态(internal active state)。当外部无读取要求时，可将序列罩幕只读存储器置于待命状态，由此可达到省电的效果。当外部发出一读取要求时，序列罩幕只读存储器便会切换至地址输入状态，用以接收地址信号；而在接收到地址信号后，便会接着切换至内部操作状态，以进行资料读取操作，并将读取出来的资料置于共享地址/数据总线上。
如前所述，序列罩幕只读存储器序列具有二种读取操作模式(非读页操作模式及读页操作模式)。如要将序列罩幕只读存储器切换至某一操作模式，则须将控制信号[ALEH，ALEL，/CE，/RD]置于序列罩幕只读存储器的规格所指定的逻辑电位并以特定的信号时序输出。此规格的详细内容可参阅序列罩幕只读存储器的技术手册，在此将不对其作进一步详细说明。
如欲将一序列罩幕只读存储器藕接至一具有个别的地址及数据总线的中央处理器，则须将序列罩幕只读存储器的共享地址/数据总线以可切换的方式藕接至中央处理器的地址总线和数据总线。此外，亦须由外部提供非读页操作模式和读页操作模式的控制信号，经由控制信号输入端[ALEH，ALEL，/CE，/RD]而输入至序列罩幕只读存储器。传统技术是以软件程序来产生此些控制信号。
图2为一计算机架构的简略示意方块图，其中的序列罩幕只读存储器单元是采用软件控制的读取操作(为简化图式，此处仅显示部分架构)。如图所示，中央处理器10具有一地址总线11及一数据总线12(亦即中央处理器10具有个别的地址及数据总线)。欲让中央处理器10可读取序列罩幕只读存储器单元20中所储存的数据，则需在二者之间设置一地址锁存器31、一第一三态控制闸32，以及一第二三态控制闸33，用以将序列罩幕只读存储器单元20的共享地址/数据总线21同时藕接至中央处理器10的地址总线11和数据总线12。此外，中央处理器10于欲读取资料时，需执行一软件程序来产生所需的读取控制信号。此软件程序的流程步骤如图3所示。
请参阅图3，第一个步骤301为检查目前所发出的地址值，以判别其所对应的读取操作是否适于使用读页操作模式。若是，则程序跳至步骤302；若否，则程序跳至步骤308。
在步骤302中，首先发出目前地址的高位部分。接着在下一步骤303中，将ALEL和ALEH置于逻辑高电位；再接着在步骤304中，将ALEH置于逻辑低电位。
完成上述动作之后，接着在步骤305中，发出目前地址的低位部分；再接着在步骤306中，将ALEL置于逻辑低电位。在步骤307中，延迟内部操作时间；再接着于步骤308中，从序列罩幕只读存储器单元20读取出数据。
然而上述的以软体操控的序列罩幕只读存储器却具有以下数项缺点。
第一项缺点是其所需的软件程序极为复杂，特别是非读页操作模式所需的程序指令更为繁杂，因此程序的撰写极为耗费人力及工时，使得序列罩幕只读存储器的应用不符合成本效益。
第二项缺点是其读取速度不是很快；这是由于对于每一个新发出的地址值，均需由软件程序来检查及判别其是否适于使用读页操作模式，因此在执行上需花费许多时间。
第三项缺点为其应用须对中央处理器周围的现有硬件架构作修改，因此其在使用上并不便利；并且所需的修改工作会增加使用成本，因此也不符合成本效益。
鉴于以上所述传统技术的缺点，本发明的主要目的便是在于提供一种硬件式的序列罩幕只读存储器适配器，其可让中央处理器完全通过硬件，而无须使用软件，便可读取序列罩幕只读存储器单元中所储存的数据。
本发明的另一目的在于提供一种硬件式的序列罩幕只读存储器适配器，其可提供比传统技术更快的资料读取速度。
本发明的又一目的在于提供一种硬件式的序列罩幕只读存储器适配器，其在应用上可不必对中央处理器周围的现有硬件架构作修改。
根据以上所述的目的，本发明提供了一种新颖的硬件式序列罩幕只读存储器适配器。
本发明的序列罩幕只读存储器适配器可藕接于一中央处理器与一序列罩幕只读存储器单元之间，用以让中央处理器可读取序列罩幕只读存储器单元中所储存的数据。
本发明的序列罩幕只读存储器适配器包含一地址锁存器、一第一三态控制闸、一地址比较器、一主控单元、一存取控制信号产生器、一资料锁存器、以及一第二三态控制闸。与传统技术相比较，本发明的序列罩幕只读存储器适配器的特点在于采用地址比较器来判断目前所接收到的地址所应执行的操作模式为非读页操作模式或读页操作模式，并采用主控单元和存取控制信号产生器来产生切换模式所需的控制信号。由于本发明中的所有组成构件均为硬件电路，完全不需要软件程序的操控，因此本发明的使用不会有传统技术所具有的缺点。
图1为传统技术的一简略示意图，其显示一典型的序列罩幕只读存储器的各个输出输入端；图2为传统技术一计算机架构的简略示意方块图，其中采用一软体操控的序列罩幕只读存储器；图3为传统技术一流程图，其中显示软体操控的序列罩幕只读存储器在进行读取操作时的各个流程步骤；图4为一计算机架构的简略示意方块图，其中采用本发明的序列罩幕只读存储器适配器；图5为一示意方块图，其显示本发明的序列罩幕只读存储器适配器的内部架构。图式的标号10中央处理器(CPU)11地址总线(Address Bus)12数据总线(Data Bus)20序列罩幕只读存储器单元(SROM)21共享地址/数据总线(Shared Address/Data Bus)31地址锁存器(Address Latch)32第一三态控制闸33第二三态控制闸100 中央处理器(CPU)101 地址总线(Address Bus)102 控制信号总线103 数据总线(Data Bus)200 序列罩幕只读存储器单元(SROM Unit)201 共享地址/数据总线(Shared Address/Data Bus)202 控制信号输入线组300 本发明的序列罩幕只读存储器适配器310 地址锁存器320 第一三态控制闸330 地址比较器340 主控单元350 存取控制信号产生器360 资料锁存器370 第二三态控制闸以下将配合图4和图5，详细揭露说明本发明的一个实施例。
图4为一计算机架构的简略示意方块图，其中采用本发明的序列罩幕只读存储器适配器。如图所示，此计算机架构包含一中央处理器100及一序列罩幕只读存储器单元200；而本发明的序列罩幕只读存储器适配器300则藕接于中央处理器100与序列罩幕只读存储器单元200之间，用以让中央处理器100可通过其来读取序列罩幕只读存储器单元200中所储存的数据。
请同时参阅图5，中央处理器100具有一地址总线(ADDR)101、一控制信号总线102、和一数据总线(DATA)103；而序列罩幕只读存储器单元200则具有一共享地址/数据总线201和一控制信号输入线组202。
实际应用上，最佳的实施方式是将序列罩幕只读存储器单元200与本发明的适配器300同时整合在单一的硬件模块中，作为一适配的序列罩幕只读存储器模块(如图4中的虚线框所包含的部分)。此作法可让具有相同的总线架构的中央处理器立即可藕接至此序列罩幕只读存储器模块。
地址总线101用以传送中央处理器100所发出的一序列的地址信号。控制信号总线102包含至少四条控制信号线[/RD，/WR，RESET，/CE]，其可用以让中央处理器100发出读取要求信号至本发明的适配器300，经由本发明的适配器300的处理而从序列罩幕只读存储器单元200中读取出所要求的资料，再经由数据总线103传回至中央处理器100。
本发明的适配器300包含一地址锁存器310、一第一三态控制闸320、一地址比较器330、一主控单元340、一存取控制信号产生器350、一资料锁存器360、以及一第二三态控制闸370。
地址锁存器310的输入端藕接至中央处理器100的地址总线110，用以暂时锁存中央处理器100于每一个读取周期中所发出的地址值。
当中央处理器100发出一读取要求时，其会接着发出一连串的地址值。当中央处理器100发出第一个地址值时，其会命令主控单元340致能地址锁存器310，并将第一三态控制闸320置于通路状况；由此而让第一地址值锁存于地址锁存器310中，并同时通过第一三态控制闸320及经由共享地址/数据总线201而传送至序列罩幕只读存储器单元200。与此同时，主控单元340会命令存取控制信号产生器350发出一非读页操作模式控制信号，经由控制信号输入线组202而传送至序列罩幕只读存储器单元200；此非读页操作模式控制信号是将控制信号[ALEH，ALEL，/CE，/RD]置于序列罩幕只读存储器单元200的信号规格所指定的逻辑电位并以特定的信号时序输出。当接收到此非读页操作模式控制信号后，序列罩幕只读存储器单元200便会切换至非读页操作模式；并接着在此操作模式下，将目前所接收到的地址中的资料读取出来。此时主控单元340是将第一三态控制闸320置于断路状态，并同时致能资料锁存器360；因此读取出来的资料接着会经由共享地址/数据总线201而传送至资料锁存器360。此时资料锁存器360中原存的资料将被此新读取出来的资料替代。与此同时，主控单元340会将第二三态控制闸370置于通路状况，使得资料锁存器360中新锁存的资料可通过其中而传送至中央处理器的数据总线103，以让中央处理器100接收该笔资料。
中央处理器100接着会发出第二个地址值。对此第二个地址值及后续的每一个地址值，本发明的适配器300是使用地址比较器330来比较目前所发出的地址值与锁存于地址锁存器310中的前一地址值。比较结果有以下三种状况(状况1)相同的地址；(状况2) 同一页中的下一个地址；(状况3)其它。
若比较结果为状况1，则地址比较器330将不发出驱动信号；因此主控单元340将不对序列罩幕只读存储器单元200作进一步的读取操作，且资料锁存器360中将保存目前锁存的资料。此将使得中央处理器100接收目前资料锁存器360中所锁存的资料。
若比较结果为状况2，则地址比较器330将发出一第一驱动信号C1给主控单元340，致使主控单元340命令存取控制信号产生器350发出一读页操作模式控制信号，经由控制信号输入线组202而传送至序列罩幕只读存储器单元200；此读页操作模式控制信号是将控制信号[ALEH，ALEL，/CE，/RD]置于序列罩幕只读存储器单元200的信号规格所指定的逻辑电位并以特定的信号时序输出。在接收到此读页操作模式控制信号后，序列罩幕只读存储器单元200便会切换至读页操作模式；并接着在此操作模式下，将目前所接收到的地址中的资料读取出来。读取出来的资料接着经由共享地址/数据总线201而传送至资料锁存器360；此时资料锁存器360中原存的资料将被此新读取出来的资料替代。与此同时，主控单元340会将第二三态控制闸370置于通路状况，使得资料锁存器360中新锁存的资料可通过其中而传送至中央处理器的数据总线103，以让中央处理器100接收该笔资料。
若比较结果为状况3，则地址比较器330将发出一第二驱动信号C2给主控单元340，致使主控单元340命令存取控制信号产生器350发出一非读页操作模式控制信号，经由控制信号输入线组202而传送至序列罩幕只读存储器单元200；此非读页操作模式控制信号是将控制信号[ALEH，ALEL，/CE，/RD]置于序列罩幕只读存储器单元200的信号规格所指定的逻辑电位并以特定的信号时序输出。在接收到此非读页操作模式控制信号后，序列罩幕只读存储器单元200便会切换至非读页操作模式；并接着在此操作模式下，将目前所接收到的地址中的资料读取出来。读取出来的资料接着经由共享地址/数据总线201而传送至资料锁存器360；此时资料锁存器360中原存的资料将被此新读取出来的资料替代。与此同时，主控单元340会将第二三态控制闸370置于通路状况，使得资料锁存器360中新锁存的资料可通过其中而传送至中央处理器的数据总线103，以让中央处理器100接收该笔资料。
以上的资料读取程序将持续重复地进行，直至中央处理器100发出最后一个地址值并接收到对应的资料为止。当资料读取操作结束后，中央处理器100可发出一待命要求信号，经由控制信号总线102传送至主控单元340，以致使主控单元340命令存取控制信号产生器350发出一待命致能信号至序列罩幕只读存储器单元200，由此而将序列罩幕只读存储器单元200置于省电的待命状态。
与传统技术相比较，本发明的序列罩幕只读存储器适配器的特点在于采用地址比较器330来判断目前所接收到的地址所应执行的操作模式为非读页操作模式或读页操作模式，并采用主控单元340和存取控制信号产生器350来控制产生切换模式所需的控制信号。由于本发明的适配器300中的所有组成构件均为硬件电路，完全不需要软件程序的操控，因此本发明的使用不会有传统技术所具有的缺点。在实际制作上，本发明的序列罩幕只读存储器适配器可制作成一特殊应用集成电路单元(application-specific integrated circuit，ASIC)。
总而言之，本发明提供了一种硬件式的序列罩幕只读存储器适配器，其可藕接于一中央处理器与一序列罩幕只读存储器之间，用以让中央处理器完全通过硬件，而无须使用软件，便可读取序列罩幕只读存储器单元中所储存的数据。而且本发明在使用上，不必对中央处理器周围的现有硬件架构作修改，因此在使用上极为便利。
本发明的一项应用实例为使用在电子辞典中，作为电子辞典中的永久性资料储存装置，以储存其中极为大量的辞典资料。在此电子辞典中，若以传统的只读存储器、软体操控的列罩幕只读存储器、及使用本发明的序列罩幕只读存储器，分别来作为其中的永久性资料储存装置，则此三种资料储存装置的读取速度如以下表3所示。表3
注所示值为以传统的ROM的读取时间为基准的比例值。
由上表可知，使用本发明的序列罩幕只读存储器其读取速度大于传统的软体操控的列罩幕只读存储器，且非常接近传统的只读存储器。本发明因此较传统的软体操控的列罩幕只读存储器具有更进步的实用性。
以上所叙述仅为本发明的较佳实施例，凡依据本发明权利要求书所做的等效变化或修正，皆应属于本发明专利的保护范围。
权利要求
1.一种序列罩幕只读存储器适配器，其可藕接在一中央处理器与一序列罩幕只读存储器单元之间，用以让该中央处理器可读取该序列罩幕只读存储器单元中所储存的数据；该中央处理器具有一地址总线、一控制信号总线、及一数据总线；该序列罩幕只读存储器单元具有一共享地址/数据总线及一控制信号输入信号线组，且可在一非读页操作模式或一读页操作模式下进行读取操作；此序列罩幕只读存储器适配器包含(a)一地址锁存器，其输入端藕接至该中央处理器的地址总线，用以锁存该中央处理器所发出的地址值；(b)一第一三态控制闸，其藕接在该地址锁存器与该序列罩幕只读存储器单元的共享地址/数据总线之间，用以将该地址锁存器中所锁存的地址传送至该序列罩幕只读存储器单元的共享地址/数据总线；(c)一地址比较器，其藕接至该中央处理器的地址总线及该地址锁存器，用以比较该中央处理器所发出的当前地址值与该地址锁存器所锁存的前一地址值；若二者相等，则该地址比较器不发出驱动信号；若当前地址值为前一地址值的下一地址值、且二者位于同一页中，则该地址比较器发出一第一驱动信号；而若为其它情况，则该地址比较器发出一第二驱动信号；(d)一主控单元，其受控于该中央处理器所发出的控制信号及该地址比较器所发出的驱动信号，用以控制该地址锁存器、该第一及第二三态控制闸、该存取控制信号产生器，和该资料锁存器的操作；(e)一存取控制信号产生器，其输出端藕接至该序列罩幕只读存储器单元的控制信号输入信号线组，且其受控于该主控单元进行以下的操作在该地址比较器发出第一驱动信号时，该主控单元将命令该存取控制信号产生器发出一读页操作模式控制信号至该序列罩幕只读存储器单元，致使该序列罩幕只读存储器单元以读页操作模式来进行资料读取操作；而在该地址比较器发出第二驱动信号时，该主控单元将命令该存取控制信号产生器发出一非读页操作模式控制信号至该序列罩幕只读存储器单元，致使该序列罩幕只读存储器单元以非读页操作模式来进行资料读取操作；(f)一数据锁存器，藕接至该序列罩幕只读存储器单元的共享地址/数据总线，用以锁存该序列罩幕只读存储器单元所输出的读取数据；以及(g)一第二三态控制闸，其藕接在该资料锁存器与该中央处理器的数据总线之间，用以将该资料锁存器中所锁存的资料传送至该中央处理器的数据总线。
2.如权利要求第1项所述的序列罩幕只读存储器适配器，其是与该序列罩幕只读存储器单元同时整合在单一的硬件模块中，作为一适配的序列罩幕只读存储器模块。
3.如权利要求第1项所述的序列罩幕只读存储器适配器，其中该序列罩幕只读存储器单元在每次被重置时，均被设定至非读页操作模式。
4.如权利要求第1项所述的序列罩幕只读存储器适配器，其中在无资料需读取时，该中央处理器会发出一待命要求信号，经由该中央处理器的控制信号总线而传送至该主控单元，致使该主控单元命令该存取控制信号产生器发出一待命致能信号至该序列罩幕只读存储器单元，用以将该序列罩幕只读存储器单元置于待命状况。
5.如权利要求第1项所述的序列罩幕只读存储器适配器，其制作成一特殊应用集成电路单元。
6.一种序列罩幕只读存储器模块，包含(a)一序列罩幕只读存储器单元，其具有一共享地址/数据总线及一控制信号输入信号线组，且可在一非读页操作模式或一读页操作模式下进行读取操作；以及(b)一硬件式序列罩幕只读存储器适配器，其藕接至该序列罩幕只读存储器单元，其可在接收到一外部所发出的读取要求信号时，以一非读页操作模式或一读页操作模式来对该序列罩幕只读存储器单元进行数据读取操作。
7.如权利要求第6项所述的序列罩幕只读存储器模块，其中该序列罩幕只读存储器适配器藕接至一中央处理器，用以让该中央处理器可读取该序列罩幕只读存储器单元中所储存的数据；该中央处理器具有一地址总线、一控制信号总线、及一数据总线。
8.如权利要求第7项所述的序列罩幕只读存储器模块，其中该序列罩幕只读存储器适配器包含(b1)一地址锁存器，其输入端藕接至该中央处理器的地址总线，用以锁存该中央处理器所发出的地址值；(b2)一第一三态控制闸，其藕接于该地址锁存器与该序列罩幕只读存储器单元的共享地址/数据总线之间，用以将该地址锁存器中所锁存的地址传送至该序列罩幕只读存储器单元的共享地址/数据总线；(b3)一地址比较器，其藕接至该中央处理器的地址总线及该地址锁存器，用以比较该中央处理器所发出的当前地址值与该地址锁存器所锁存的前一地址值；若二者相等，则该地址比较器不发出驱动信号；若当前地址值为前一地址值的下一地址值、且二者位于同一页中，则该地址比较器发出一第一驱动信号；而若为其它情况，则该地址比较器发出一第二驱动信号；(b4)一主控单元，其受控于该中央处理器所发出的控制信号及该地址比较器所发出的驱动信号，用以控制该地址锁存器、该第一及第二三态控制闸、该存取控制信号产生器，和该资料锁存器的操作；(b5)一存取控制信号产生器，其输出端藕接至该序列罩幕只读存储器单元的控制信号输入信号线组，且其受控于该主控单元进行以下的操作于该地址比较器发出第一驱动信号时，该主控单元将命令该存取控制信号产生器发出一读页操作模式控制信号至该序列罩幕只读存储器单元，致使该序列罩幕只读存储器单元以读页操作模式来进行资料读取操作；而于该地址比较器发出第二驱动信号时，该主控单元将命令该存取控制信号产生器发出一非读页操作模式控制信号至该序列罩幕只读存储器单元，致使该序列罩幕只读存储器单元以非读页操作模式来进行资料读取操作；(b6)一资料锁存器，藕接至该序列罩幕只读存储器单元的共享地址/数据总线，用以锁存该序列罩幕只读存储器单元所输出的读取数据；以及(b7)一第二三态控制闸，其藕接于该资料锁存器与该中央处理器的数据总线之间，用以将该资料锁存器中所锁存的资料传送至该中央处理器的数据总线。
9.如权利要求第8项所述的序列罩幕只读存储器适配器，其中该序列罩幕只读存储器单元于每次被重置时，均被设定至非读页操作模式，以读取所需资料中的第一个地址的资料。
10.如权利要求第8项所述的序列罩幕只读存储器适配器，其中于无资料需读取时，该中央处理器会发出一待命要求信号，经由该中央处理器的控制信号总线而传送至该主控单元，致使该主控单元命令该存取控制信号产生器发出一待命致能信号至该序列罩幕只读存储器单元，用以将该序列罩幕只读存储器单元置于待命状况。
11.如权利要求第8项所述的序列罩幕只读存储器适配器，其制作成一特殊应用集成电路单元。
全文摘要
一种硬件式的序列罩幕只读存储器适配器,其可耦接于中央处理器与序列罩幕只读存储器之间,让中央处理器完全通过硬件,无须使用软件,便可读取序列罩幕只读存储器中所储存的资料。此适配器包含地址锁存器、第一三态控制闸、地址比较器、主控单元、存取控制信号产生器、资料锁存器、及第二三态控制闸。由于此适配器中的组成构件均为硬件电路,完全不需软件程序的操控,因此不会有先前技术所具有的缺点。
文档编号G06F13/14GK1365057SQ0110670
公开日2002年8月21日 申请日期2001年1月9日 优先权日2001年1月9日
发明者陈淮琰, 柳刚毅 申请人:无敌科技(西安)有限公司