专利名称：低开销处理器设备连接的制作方法
技术领域：
本发明涉及在处理器设备，例如数字信号处理器设备(DSP)的存储器和与处理器设备连接的电路，例如专用集成电路(ASIC)之间实现数据传送的方法和系统。
背景技术：
分布式存储器结构非常善于实现数据流处理，几乎每个DSP和相关应用程序都归结于数据流处理。DSP应用程序实时运行，即它们必须在规定的通过量和/或等待时间要求下处理数据的需要，进一步强化了DSP和数据流系统之间的完美配合。由于存储器争用方面的不确定性，共享存储器系统在保证等待时间方面存在困难。
如果DSP的中央处理器设备(CPU)不得不停止其当前任务，把数据搬上搬下芯片，那么性能将较差。于是，提供直接存储器存取(DMA)控制器，以便执行命令序列，自动初始化等。在实时数据处理系统中，这允许DMA独立于CPU运行。DMA主要要求DSP不访问涉及的存储器。为此，CPU被终止或者与总线系统脱离联系，从而确保CPU和DMA控制器不会同时试图访问存储器。在DMA操作中，提供给存储器的地址是DMA控制器产生的那些地址。在完成DMA操作之后，CPU产生的地址再次确定哪些存储字正被访问。从而，DMA提供在不存在主机CPU的交互作用的情况下，允许在外围控制器和系统存储器之间移动数据的数据传送。数据可由外围控制器自己移动，或者由独立的第三方DMA控制器移动。
通常根据打算访问DSP的共享存储器的外部电路触发的中断例程，执行CPU的停止或去耦。从而，高的中断开销和相关DSP核心负载(core load)与在共享存储器和连接DSP的外部装置或电路之间的数据移动情况下，频繁触发的中断服务例程(ISR)相关。
文献EP 0908830A1公开一种基于DSP的通信适配器，包括许多数字信号处理器设备和提供多通道电话线的附件的网络接口电路。每个数字信号处理器设备通过把中断控制块作为数据传送给主处理器设备的数据存储器，随后发送使主处理器设备检查数据存储器的中断，中断其主处理器设备。从而，从单个DSP到主处理器设备的许多中断被捆扎，并且能够一起被处理。从而能够降低单独处理每个中断的开销。借助DMA操作，把中断块写入主处理器设备的存储器。
但是，如果把这种现有解决方案用于捆扎DSP的共享存储器和外部电路之间的数据移动的中断，那么DSP的CPU仍然不得不处理中断块的每个中断，以便触发数据移动所需的对应ISR。从而，系统开销仍是一个问题。
发明内容
于是，本发明的目的是提供一种在处理器设备的存储器和与处理器设备连接的电路之间传送数据的方法和系统，借助所述方法和系统，能够降低中断开销和相关的核心负载。
上述目的由一种在处理器设备的存储器和与处理器设备连接的电路之间进行数据传送的方法实现，所述方法包括下述步骤在所述电路建立用于传送数据的直接存储器存取(DMA)；触发到所述处理器设备的所述数据的DMA传送；把所述DMA传送加入事务日志中；当所述事务日志达到预定深度极限时，把所述事务日志提供给所述处理器设备；和把所述事务日志的可用性通知所述处理器设备。
此外，上述目的由具有可被所连接的电路访问的存储器的处理器设备实现，所述处理器设备被安排成根据向所述处理器设备提供的事务日志，核实借助直接存储器存取向所述存储器传送的数据。
另外，上述目的由具有可以访问处理器设备的装置的集成电路实现，所述集成电路被安排成建立通过所述访问装置，传送数据的直接存储器存取，触发所述数据的DMA传送，把所述DMA传送加入所述事务日志中，当所述事务日志达到预定深度极限时，把所述事务日志提供给所述处理器设备，和发出指示所述事务日志的可用性的信息。
此外，上述目的由在处理器设备的存储器和与所述处理器设备连接的电路之间实现数据传送的系统实现，其中所述电路被安排成建立用于传送数据的直接存储器存取，触发到所述处理器设备的所述数据的DMA传送，把所述DMA传送加入事务日志中，当所述事务日志达到预定深度极限时，把所述事务日志提供给所述处理器设备，和把所述事务日志的可用性通知所述处理器设备；并且其中所述处理器设备被安排成根据所述可获得的事务日志，核实所述传送的数据。
从而，提供位于外部电路托管的接口上的预编程DMA，从而在存储器和外部电路之间传送数据，其中通过利用事务日志，能够降低处理器设备控制要求。从而，利用单一DMA操作，能够捆绑许多数据传送，因为当已向处理器设备通知事务日志的可用性，例如传送或询问时，处理器设备可能根据可用的事务日志，核实或考核(quality)传送的数据。由于处理器设备只与关于事务日志的供给(例如传送或询问)的信息的信令有关，因此能够显著降低中断开销和相关的核心负载。此外，不需要手动数据移动，在共享存储器和外部电路的单片总线系统之间可形成数据速率匹配，从而减小系统的失速(stalling)。
由于利用单一的处理器设备牵连事物(involvement)，例如借助中断服务例程，能够核实保持在存储器中的多个数据结构，因此降低了核心处理开销，尤其是当在实时操作系统(RTOS)下，需要环境转换时更是如此。此外，由于事务日志可本地保存在处理器设备的存储器中，因此不需要外部电路内的事务状态的慢速核心轮询。于是，在共享存储器和外部电路之间允许有效的后台数据移动，因为提供了不需较高核心开销，使数据结构同步，并核实数据结构的手段。
最好，在达到所述深度极限之前，重复步骤b)和c)。从而在不中断处理器设备的情况下，借助相应的DMA传送，能够传送大量的数据。DMA传送可由硬件或软件触发。事务日志可以是也可不是可配置的。
通过启动中断操作，例如在处理器设备的中断服务例程的触发，可实现通知步骤。
此外，事务日志可由自己的DMA通道传送，或者可附加到数据传送上。另一方面，事务日志可保持在连接的电路中，用于考核中断之后的询问。
下面将参考附图，根据优选实施例，详细说明本发明，其中图1是与ASIC连接的数字信号处理器设备的示意方框图；图2表示了根据优选实施例的数据传送方法的流程图。
具体实施例方式
现在将基于如图1中所示，位于ASIC托管(hosted)的接口上的，提供DSP或微控制器单元(MCU)10的共享存储器16和ASIC20之间的数据移动的预编程DMA，说明优选实施例。
根据图1，DSP 10包括根据保存在程序存储器(未示出)中的控制程序，控制DSP操作的CPU 12。此外，设置主接口14，用于控制相对于安排在ASIC 20上的从接口22的数据传送。中断控制单元17安排在DSP 10中，根据从ASIC 20的资源管理器24接收的中断控制信号，控制中断服务例程的执行。此外，DSP 10的从接口18由ASIC20的主接口26控制，以便把数据从ASIC 20传送给DSP 10的共享存储器。
在ASIC 20中，提供用于保存将被传送给共享存储器16的数据的存储器28。主接口26包含控制通过从接口18，对共享存储器16的DMA传送的DMA控制器。此外，包含从ASIC 20到DSP的DMA传送历史信息的DMA事务记录或日志保存在主接口26。资源管理器24被安排成提供ASIC 20的资源控制，以便在DMA控制器的控制下，实现从存储器28到主接口26的数据传送。
如图1中的虚线箭头所示，从ASIC 20到DSP 10的DMA传送包含至少两个阶段，即把相应的数据DATAX传送给DSP 10的共享存储器16的第一DMA传送DMA#1，和紧接或稍后的把DMA事务日志从主接口26传送给共享存储器16的第二DMA传送DMA#2。从而，在不涉及CPU 12的情况下，通过利用DMA操作，能够把大量数据从ASIC 20的存储器28传送到DSP 10的共享存储器16。在传送DMA事务日志之后，借助从资源管理器24发送给中断控制单元17的中断控制信号，把该数据传送通知CPU 12。
现在根据图2中所示的流程图，说明从ASIC到DSP 10的数据移动的例子。
在初始化阶段，在步骤S101中，在ASIC 20中建立用于第一数据DATAX的传送的DMA。随后，在步骤S102中，在ASIC 20中还建立用于DMA事务日志的传送的DMA。从而，从ASIC 20到DSP的共享存储器16的数据移动所需的两个DMA传送操作被初始化。
随后，在ASIC 20的DMA控制器，启动运行时间DMA处理子例程，以便控制所需数量的数据的DMA传送。在步骤S201中，触发第一数据DATAX的DMA传送，指示第一数据DATAX的传送的信息被加入DMA事务日志(步骤S301)。类似地，在后续步骤S202-S204中，触发其它数据DATAY、DATAZ和DATAA的后续DMA传送，同时在步骤S302-S304中，连续更新DMA事务日志。从而，在完成数据传送操作之后，DMA事务日志包含指定传送给DSP 10的共享存储器16的数据的传送信息。
当DMA控制器检测到DMA事务日志已达到预定深度极限时，步骤S401启动传送通知程序。随后，在步骤S402中，触发DMA事务日志的DMA传送，以便把DMA事务日志传送给DSP 10，并将其保存在共享存储器16中。随后，通过向资源管理器24提供对应的控制信息，DMA控制器触发DSP 10的CPU 12的中断(步骤S403)。响应该中断，CPU 12根据保存在共享存储器16中的DMA事务日志，考核或核实传送给共享存储器的数据(步骤S404)。为此，从资源管理器24供给中断控制单元17的中断控制信息可包含指示DMA事务日志的地址的相应地址信息。DMA事务日志随后可包含指示被传送数据的地址范围的信息。利用DMA通道编号，可指示事务日志中DMA移动的结束。
提出的处理器设备连接概念从而允许ASIC 20和共享存储器16之间有意义的后台数据移动，而不会在DSP 10引入高的核心开销。
注意本发明并不局限于上面说明的优选实施例，相反可用于处理器设备和与处理器设备连接的其它电路之间的任意DMA传送。此外，可利用任意信令选项实现相对于DSP 10的DMA事务日志的信令，并不局限于中断操作。可相对于与DSP 10连接的ASIC 20或任意其它电路上的任意存储变换位置进行DMA传送。事务日志的传送不一定需要它自己的DMA通道(例如图1中的DMA#2)。事务日志可附加到某一数据传送上，或者甚至保持在ASIC 20内，用于考核(qualifying)中断之后的询问。这可包括中断状态。从而，在图1中，DMA#2是可选的。例如，事务日志可附加到下一数据传送上。DMA不必位于ASIC 20的主接口26，相反也可挂在ASIC OCB上。此外，不一定必须在两个装置之间进行中断，相反也可在DSP 10内触发中断。从而，在图2中，对于在根据图1的结构中指示的具体情况来说，步骤S102、S402和S403是可选步骤。另外，可用软件触发DMA传送。从而，优选实施例可在附加权利要求的范围内变化。
权利要求
1.一种在处理器设备(10)的存储器(16)和与所述处理器设备(10)连接的电路(20)之间进行数据传送的方法，所述方法包括下述步骤a)在所述电路(20)建立用于传送数据的直接存储器存取(DMA)；b)触发到所述处理器设备(10)的所述数据的DMA传送；c)把所述DMA传送加入事务日志中；d)当所述事务日志达到预定深度极限时，把所述事务日志提供给所述处理器设备(10)；和e)把所述事务日志的可用性通知所述处理器设备(10)。
2.按照权利要求1所述的方法，其中在达到所述深度极限之前，重复所述步骤b)和c)。
3.按照权利要求1或2所述的方法，其中通过启动中断操作，实现所述通知步骤。
4.按照权利要求3所述的方法，其中所述中断操作启动中断服务例程。
5.按照前述任意权利要求所述的方法，还包括根据所述可用的事务日志，在所述处理器设备(10)核实所述传送的数据的步骤。
6.按照前述任意权利要求所述的方法，其中所述电路是ASIC。
7.按照前述任意权利要求所述的方法，还包括把所述事务日志保存在所述存储器(16)中的步骤。
8.一种具有可被连接的电路(20)访问的存储器(16)的处理器设备，所述处理器设备(10)被安排成根据向所述处理器设备提供的事务日志，核实借助直接存储器存取向所述存储器(16)传送的数据。
9.按照权利要求8所述的处理器设备，其中所述处理器设备(10)被安排成响应所述连接的电路(20)触发的中断，核实所述传送的数据。
10.按照权利要求8或9所述的处理器设备，其中所述处理器设备是数字信号处理器设备(10)。
11.一种具有用于提供对处理器设备(10)的访问的装置(22)的集成电路，所述集成电路(20)被安排成建立通过所述访问装置(22)传送数据的直接存储器存取(DMA)，触发所述数据的DMA传送，把所述DMA传送加入所述事务日志中，当所述事务日志达到预定深度极限时，把所述事务日志提供给所述处理器设备，和发出指示所述事务日志的可用性的信息。
12.按照权利要求11所述的集成电路，其中所述集成电路(20)被安排成通过触发中断，发出所述信息。
13.按照权利要求11或12所述的集成电路，其中所述集成电路是ASIC。
14.一种在处理器设备(10)的存储器(16)和与所述处理器设备(10)连接的电路(20)之间实现数据传送的系统，a)其中所述电路(20)被安排成建立用于传送数据的直接存储器存取(DMA)，触发到所述处理器设备(10)的所述数据的DMA传送，把所述DMA传送加入事务日志中，当所述事务日志达到预定深度极限时，把所述事务日志提供给所述处理器设备(10)，和把所述事务日志的可用性通知所述处理器设备(10)；和b)其中所述处理器设备(10)被安排成根据所述提供的事务日志，核实所述传送的数据。
全文摘要
本发明涉及一种在处理器设备(10)的共享存储器(16)和与处理器设备(10)连接的电路(20)之间进行数据传送的方法和系统，其中通过触发相对于处理器设备的数据的DMA传送，把DMA传送加入事务日志中，当事务日志达到预定深度极限时，把事务日志提供给处理器设备，实现数据传送。随后，把事务日志的DMA传送通知处理器设备，以便处理器设备能够核实传送的数据。从而，能够提供有效的后台数据移动，而不会在处理器设备(10)引入较高的核心开销。
文档编号G06F13/28GK1582434SQ01823909
公开日2005年2月16日 申请日期2001年12月27日 优先权日2001年12月27日
发明者约翰·贝尔 申请人:诺基亚公司