专利名称：Cpu的在线仿真调试方法及接口电路的制作方法
技术领域：
本发明属于仿真调试技术领域，具体地说，是涉及一种对CPU进行在线
仿真调试的接口电路设计。
背景技术：
电视系统的开发需要硬件和控制软件i^进行，当有了硬件平台和软件框 架之后，需要一步一步地进行调试。每一种型号的CPU都有自己相应的仿真 调试工具，以便于直接进行在线仿真调试。这种方式不需要将CPU芯片在仿
真调试阶段就焊接在电路板上，而仅需要通过仿真工具在线模拟CPU工作， 在调试结束后，将完善的处理软件植入到CPU中，再将CPU芯片真正的焊接 到解码板上，完成电视系统的整机工作。采用这种仿真调试方法可以对CPU
芯片起到有效的保护作用。
在进行CPU仿真调试试验时，如果CPU是直插式的，可以在电路板上焊 接一个CPU插座，将仿真系统直接插在CPU插座上进行仿真试验。但是，对 于贴片式CPU来说，需要将仿真系统的贴片仿真头直接焊接在电路板上进行
试验。仿真头一旦焊接上，要想完好的取下来比较困难。 一旦仿真头被损坏， 在调试下一块电路板时，就需要更换新的仿真头。仿真头一般都是专用的，由 于其工艺材料等因素造价比较高，如果换一块电路板就更换一个仿真头，无疑
会造成开发成本的升高，同时CPU调试工具提供厂商也不会给予太多的仿真 头。而且，在调试过程中焊接仿真头，在调试结束后取下，更换成真正的CPU
芯片，这种仿真调试方法也无疑增加了技术人员的工作量，影响了其工作效率。 发明内容本发明为了解决现有技术中在进行CPU仿真调试试验时，将仿真头直接
焊接在电路板上易造成仿真头取下时损坏，更换仿真头成本高的问题，提供了
一种新型的CPU在线仿真调试方法及接口电路，通过将仿真头焊接在单独的
仿真板上，并在系统电路板和仿真板上设置相互配套的接口，从而实现了通过 一块仿真板对多块系统电路板的仿真试验，有效避免了仿真头焊接取下所造成 的损坏，降低了开发成本，提高了劳动效率。
为解决上述技术问题，本发明采用以下技术方案予以实现
一种CPU的在线仿真调试接口电路，包括独立的待调试电路板和仿真板， 其中，在独立的仿真板上连接有CPU仿真工具的仿真头，所述仿真工具与外 部计算机进行通信；在所述仿真板和待调试电路板上设置有相互配套的插接接 口，其中，仿真头的信号管脚通过所述插接接口与待调试电路板上连接CPU 相应管脚的各路信号线对应连接。
为了方便仿真板与待调试电路板插接通信，所述插接接口采用相互配套的 插针和插座来实现。其中，插针设置在仿真板上，插座设置在待调试电路板上。
为了减少插针和插座的管脚数量，提高传输信号的抗干扰能力，将待调试 电路板上与CPU相连接的FLASH芯片、地址锁存器、晶振电路和上电复位电 路复制到所述的仿真板上，从而使待调试电路板上CPU与这些芯片、电路相 连接的信号线不再需要通过所述的插接接口与仿真板上的仿真头相连接，从而 大大减少了插接接口的管脚数量，有效避免了多管脚插接口拔插次数多了易损 坏的问题。而且，通过减少管脚数量，可以使用标准的40针插针和插座即可 满足需要，大大降低了设计成本。
其中，在所述仿真板上，FLASH芯片通过其地址信号端、数据信号端、 片选信号端和读、写控制信号端分别与所述仿真头的相应管脚对应连接，对 CPU的程序进行存储。地址锁存器通过其输入端与仿真头的地址数据复用信号 端对应连接，对仿真头输出的地址信号进行锁存，其输出端连接所述FLASH 芯片的相应地址信号端；所述仿真头的地址数据复用信号端同时与FLASH芯 片的相应数据信号端对应连接；所述地址锁存器的锁存控制端连接仿真头的锁 存信号输出管脚。晶振电路与仿真头的晶振信号管脚对应连接，向仿真工具提 供工作时钟。复位芯片输出上电复位信号，连接所述仿真头的复位信号管脚。 在所述待调试电路板上，与CPU相连接的外围电路中除了 FLASH芯片、 地址锁存器、上电复位电路、晶振电路以外的其他处理电路，其与CPU信号 管脚相连接的信号线同时通过所述的插接接口与仿真板上仿真头的相应管脚 对应连接。
为了简化仿真板的电路结构，所述仿真板电路的工作电源通过所述的插接 接口从待调试电路板上取电。仿真工具可以通过串口、网口或者USB 口等多 种连接方式与外部计算机进行通信，模拟CPU进行仿真试验。
本发明同时提供了一种利用所述仿真板进行在线仿真调试的试验方法，具 体包括以下步骤在进行仿真试验时，将仿真板与待调试电路板相插接，仿真 板上的仿真工具与外部计算机相通信，计算机中存储有CPU运行程序，配合 仿真工具模拟CPU工作，对待调试电路板进行仿真调试。
与现有技术相比，本发明的优点和积极效果是本发明通过将仿真工具的 仿真头焊接到独立的电路板上形成仿真板，通过仿真板与待调试电路板进行通 信，模拟CPU进行工作，从而大大提高了系统在线调试的灵活性。特别是对 于贴片式CPU来说，这种仿真调试方法相当于转化成了直插封装CPU的调试 方式，避免了将仿真头直接焊接在待调试电路板上易造成仿真头取下时损坏、 更换仿真头成本高的问题。 一块仿真板可以对一系列待调试电路板进行仿真试 验，降低了设计成本，提高了工作效率，为系统调试工作带来了极大的方便。
图1是本发明中待调试电路板与仿真板之间的连接示意图-,
图2是仿真板的具体电路原理图。
具体实施例方式
下面结合附图和具体实施方式
对本发明作进一步详细地说明。
本发明为了提高仿真调试工作的灵活性，将仿真工具的仿真头焊接到独立
的电路板上形成仿真板，通过仿真板与待调试电路板进行通信，模拟CPU进
行工作，完成调试任务。
其仿真板的电路结构是在独立的仿真板上设置有焊盘，通过焊盘焊接 CPU仿真工具的仿真头，所述仿真工具与外部计算机进行通信；在所述仿真板 和待调试电路板上设置有相互配套的插接接口，其中，仿真头的信号管脚通过 所述插接接口与待调试电路板上连接CPU相应管脚的各路信号线对应连接， 进而通过仿真工具向待调试电路板上与CPU相连的外围处理电路输出控制信 号，模拟CPU检测待调试电路的运行情况，发现问题及时纠正。
为了方便仿真板与待调试电路板插接通信，所述插接接口采用相互配套的 插针和插座来实现。其中，插针焊接在仿真板上，插座焊接在待调试电路板上， 其连接示意图参见图1所示。其中，A为待调试电路板；B为仿真板。插针以 及插座的管脚数量可以根据需要弓I出信号的数量来决定。
为了减少插针和插座的管脚数量，提高传输信号的抗干扰能力，将待调试 电路板上与CPU相连接的FLASH芯片、地址锁存器、晶振电路和上电复位电 路中的其中一个或者多个甚至全部复制到所述的仿真板上，从而使待调试电路 板上CPU与这些芯片、电路相连接的信号线不再需要通过所述的插针、插座 接口与仿真板上的仿真头相连接，从而大大减少了插针、插座的管脚数量。我 们知道插针越多，在插接过程中造成损坏的可能性越大，使用寿命越短；而 且信号之间的抗干扰能力越弱。如果采用管脚数量较少的插接接口，不但拔插 方便，而且不易损坏、使用寿命长。本发明的CPU仿真头包括64个管脚，若 完全与待调试电路板上CPU的外围电路一一对应连接，至少需要60针的插接 接口。若将待调试电路板上与CPU相连接的FLASH芯片、地址锁存器、晶振 电路和上电复位电路复制到所述的仿真板上，那么，可以选用标准的40针插 针和插座即可满足需要，不仅插接方便，而且通过选用标准插接接口，大大降 低了设计成本。
图2示出了仿真板的电路结构，其中，Ul为64针CPU仿真头的管脚布 局及定义图，其地址数据复用信号端AD(KAD7 —方面连接地址锁存器U3的 输入端D0 D7，另一方面与FLASH芯片U2的数据信号端QO^Q7对应连接。 所述地址锁存器U3的锁存控制端LE连接仿真头Ul的锁存信号输出管脚 ALE，在接收到低电平有效的地址锁存控制信号时，对其输入端D(KD7接收 到的地址信号进行锁存，并通过其输出端Q(KQ7向FLASH芯片U2的地址信 号输入端A0~A7输出8位地址信号。所述FLASH芯片U2的其余地址信号端 A8 A18与仿真头U1的相应地址管脚A8 A18对应连接。另夕卜，为了实现所 述FLASH芯片U2与CPU仿真工具之间数据的可靠通信，所述FLASH芯片 U2通过其片选信号端CE和读、写控制信号端RD、 WE分别与所述仿真头U1 的相应管脚PS、 RD、 WR对应连接，对CPU的运行程序进行存储，并在读、 写控制信号RD、 WE的作用下，实现CPU仿真工具与FLA SH芯片U2之间 的数据传输。
仿真头U1的晶振信号管脚X1、 X2连接由晶振Y1及其外围电路组成的 晶振电路，向仿真工具提供工作时钟。复位芯片U5输出上电复位信号CPU RST，连接所述仿真头U1的复位信号管脚RESET。
U21是40PIN插针的管脚定义示意图，其中，E3 E16和E21 E36这30 个管脚与仿真头Ul的相应控制信号管脚对应连接，与40PIN插座插接后，实
现仿真工具与待调试电路之间控制信号的通信。
为了简化仿真板的电路结构，所述仿真板电路的工作电源3.3V—SB通过所 述的插针、插座接口 U21从待调试电路板上取电，为仿真板上的仿真工具、地 址锁存器U3、 FLASH芯片U2、复位芯片U5提供工作电源。
仿真工具可以通过串口、网口或者USB 口等多种连接方式与外部计算机 进行通信，模拟CPU进行仿真调试试验。
其中，所述插座可以使用普通管脚间距2.54mil的双排插座实现，这样可 以节省电路板的空间。仿真板的尺寸尽量做小，并且仿真头旁边尽量少放器件， 以免与仿真头发生干扰。
本发明同时也提供了一种利用所述仿真板进行在线仿真调试的试验方法， 具体步骤包括在进行仿真试验时，将仿真板与待调试电路板通过所述的插针 和插座相插接，仿真板上的仿真工具通过串口、网口或者USB 口与外部计算 机相通信，计算机中存储有CPU运行禾辨，配合仿真工具模拟CPU工作，对 待调试电路板进行仿真调试。在仿真调试结束后，将调试好的CPU运行程序 存储到待调试电路板上与CPU相连的FLASH芯片中，并将真正的贴片式CPU 焊接到已经调试好的电路板上，形成完善的电路板。
本发明所提出的在线仿真调试接口电路可以应用在任何一个基于贴片式 CPU方案的开发过程中，例如可以应用在对电视机解码板的仿真调试过程中， 不仅大大提高了调试的灵活性，而且降低了设计成本，提高了工作效率。
当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例， 本技术领域的普通技术人员在本发明的实质范围内所做出的变化、改型、添加 或替换，也应属于本发明的保护范围。
权利要求
1.一种CPU的在线仿真调试接口电路，其特征在于在独立的仿真板上连接有CPU仿真工具的仿真头，所述仿真工具与外部计算机进行通信；在所述仿真板和待调试电路板上设置有相互配套的插接接口，其中，仿真头的信号管脚通过所述插接接口与待调试电路板上连接CPU相应管脚的各路信号线对应连接。
2. 根据权利要求1所述CPU的在线仿真调试接口电路，其特征在于 在所述仿真板上设置有FLASH芯片，对CPU的程序进行存储，其地址信号 端、数据信号端、片选信号端和读、写控制信号端分别与所述仿真头的相应 管脚对应连接。
3. 根据权利要求2所述CPU的在线仿真调试接口电路，其特征在于 在所述仿真板上设置有地址锁存器，其输入端与仿真头的地址数据复用信号 端对应连接，对仿真头输出的地址信号进行锁存，其输出端连接所述FLASH 芯片的相应地址信号端；所述仿真头的地址数据复用信号端同时与FLASH芯 片的相应数据信号端对应连接；所述地址锁存器的锁存控制端连接仿真头的 锁存信号输出管脚。
4. 根据权利要求1或2或3所述CPU的在线仿真调试接口电路，其特 征在于在所述仿真板上设置有晶振电路，与仿真头的晶振信号管脚对应连 接。
5. 根据权利要求1或2或3所述CPU的在线仿真调试接口电路，其特 征在于在所述仿真板上设置有复位芯片，输出上电复位信号，连接所述仿 真头的复位信号管脚。
6. 根据权利要求1或2或3所述CPU的在线仿真调试接口电路，其特征在于在所述待调试电路板上，与CPU相连接的外围电路包括FLASH芯 片、地址锁存器、上电复位电路、晶振电路和其他处理电路；在所述处理电 路中，与CPU信号管脚相连接的信号线同时通过所述的插接接口与仿真板上 仿真头的相应管脚对应连接。
7. 根据权利要求6所述CPU的在线仿真调试接口电路，其特征在于 所述插接接口为相互配套的插针和插座，其中，插针设置在仿真板上，插座 设置在待调试电路板上。
8. 根据权利要求7所述CPU的在线仿真调试接口电路，其特征在于 所述仿真板电路的工作电源通过所述的插接接口从待调试电路板上取电。
9. 根据权利要求1所述CPU的在线仿真调试接口电路，其特征在于所述仿真工具通过串口、网口或USB 口与外部计算机进行通信。
10. —种利用权利要求1所述仿真板进行在线仿真调试的方法，其特征在于在进行仿真试验时，将仿真板与待调试电路板相插接，仿真板上的仿真工具与外部计算机相通信，计算机中存储有CPU运行程序，配合仿真工具 模拟CPU工作，对待调试电路板进行仿真调试。
全文摘要
本发明公开了一种CPU的在线仿真调试方法及接口电路，包括独立的待调试电路板和仿真板，其中，在独立的仿真板上连接有CPU仿真工具的仿真头，所述仿真工具与外部计算机进行通信；在所述仿真板和待调试电路板上设置有相互配套的插接接口，其中，仿真头的信号管脚通过所述插接接口与待调试电路板上连接CPU相应管脚的各路信号线对应连接。本发明通过将仿真头焊接在单独的仿真板上，并在系统电路板和仿真板上设置相互配套的接口，从而实现了通过一块仿真板对多块系统电路板的仿真试验，有效避免了仿真头焊接取下所造成的损坏，降低了开发成本，提高了劳动效率。
文档编号G06F11/36GK101192189SQ200610070300
公开日2008年6月4日 申请日期2006年11月21日 优先权日2006年11月21日
发明者勇 刘, 孙士华, 磊 李, 嘉 杨, 林 王, 项红强 申请人:青岛海信电器股份有限公司