线程通信和同步技术的制作方法

专利名称：线程通信和同步技术的制作方法
技术领域：
本发明的实施例涉及微处理器架构。更具体地说，本发明的实施 例涉及对在一个或多个微处理器或微处理器核心内执行的两个或两 个以上线程间的通信和同步的管理。
背景技术：
可以组织现代计算机程序内的指令以便根据各种指令串或"线 程，，来执行。通常，在处理资源内执行的指令的线程利用和/或生成一 组对于特定线程唯一或至少与特定线程关联的状态信息。但是，各线 程也可以共享状态信息或其它信息、例如将由一个或多个线程操作的 数据，在此情况下，可能需要将信息从一个线程传递给另一个线程。
在典型的共享存储器的微处理器或处理系统中，各线程通过一个 用于将信息存储在存储单元中的线程(发送线程)交换信息，该信息 可以由另一个线程(接收线程)读取。通常，接收线程可以在各个时 间轮询存储单元，以便检测发送线程何时更新了数据。在某些现有技 术的实现中，检测机制可以检测何时写入共享信息，并且可以对此做 出响应而向接收线程报警。
在后一情形中，检测机制检测共享信息何时写入到存储单元并向 接收线程报警，在此情况下， 一些现有技术利用监视或"探听"微处
理器之间或微处理器与诸如DRAM的存储器之间的互连的特殊硬件 检测逻辑。该检测逻辑可以配置成用于监视将在互连之间传送的到特 定地址的命令，这可能需要用于每个将受监视的存储单元的检测逻辑。
诸如上述的现有技术在管芯面积和功率方面会^^艮费成本。此外，这些现有技术在监视多个存储单元的更新时可能不易调整，从而导致 软件开发的难题。
有这样一种现有技术，它涵盖了向在微处理器上运行的用户级线 程直接报告事件而不需要操作系统的传统干预来通知中断或异常情 况的机制。这些用户级中断或用户级异常基于具有这样一种机制，该 机制保存关于线程的当前状态的足够信息并将线程重定向到执行"处 理程序"代码的预定块以便响应事件。作为处理程序代码的一部分， 线程可以执行它想要做的任何工作，然后可以返回到它在事件之前所 处的执行路径。也可以选择不返回到该执行路径，而是继续执行完全 不同的任务組。


附图的各图中举例而不是限制性地示出本发明的实施例，附图
中，类似的附图标记表示类似的元件，并且其中
图1示出可以结合本发明的至少一个实施例使用的处理系统的一 部分。
图2示出可以根据本发明的一个实施例使用的高速緩存项及对应 的 一致性(coherency)和监^L项。
图3是示出根据一个实施例在检测可以指示通过线程执行到高速 緩存行的写入的一致性状态转换中涉及的操作的流程图。
图4示出可以在其中使用本发明的一个实施例的前端总线(FSB ) 计算机系统。
图5示出按照点对点(PtP)配置布置的计算机系统。
具体实施例方式
本发明的实施例涉及微处理器架构。更具体地说，本发明的实施 例涉及对由一个或多个微处理器或微处理器核心执行的指令的两个 或两个以上线程间的通信和同步的管理。本发明的至少一个实施例提供一种通过线程来识别在任何其它线程修改了存储在一组存储单元 中的值的情况下要通知的那些存储单元的机制。在一个实施例中，可 以通过微处理器内的用户级中断/异常机制来执行通知，或通过计算系 统内的某个其它逻辑或软件来实施通知。在一个实施例中，线程间的 通信和同步是通过使得能够通知线程有关由 一个或多个其它线程访
问的高速緩存行的特定高速緩存一致性事件来实现的。
与某些现有技术的线程间通信技术不同，本发明的实施例可以利 用处理器或计算机系统内的许多已有资源而不是利用特殊的检测石更 件来监视发送线程所写入到的特定存储单元。具体来说，至少一个实 施例利用早已存在于高速緩存行内的一致性信息来检测信息何时写
入到对应于诸如DRAM的存储器内的单元的高速緩存行。更具体地
说，当前处于允许本地读取对应于该行的数据值的状态(如"共享"
状态)的高速緩存行必须在另 一个线程修改对应于该行的任何数据值 之前对其采取一致性动作。
与某些现有技术的线程间通信技术不同，本发明的实施例可以允 许监视其它线程对存储单元所做的许多唯一的更新。具体来说，至少 一个实施例利用共同报告机制来指示另 一个线程是否已经更新了受 监视的一个或多个存储单元。
本发明的 一个实施例可以利用只用于检测高速緩存行状态转换 的最少量的检测逻辑来检测高速緩存行状态转换，并利用用户级中断 机制来通知接收线程，以便接收线程可以检索写入到高速緩存行的信 息。在其它实施例中，可以将对高速緩存行状态转换的检测作为监视 事件或"场景"编程到处理器的状态通道中。在其它实施例中，对高 速緩存行状态转换的检测可以响应诸如中断、异常、陷阱、故障等硬 件机制而发生。
在一个实施例中，可以通过将一个或多个监视位包含在高速緩存 行内、或以其他方式将一个或多个监视位与高速緩存行关联来使一个 或多个高速緩存行被监视或将这个或这些高速緩存行"标记"为将要被监视的高速緩存行。为了设置监视位，至少一个实施例可以利用命 令或指令或某些其它方式。此外，可以利用多个监视位，以便用户的
緩存行。在检测到高速緩存行状态之后，可以经由清零命令或指令或
某些其它方式来将监视位清零(clear)。
图1示出可以结合本发明的至少一个实施例^f吏用的处理系统的一 部分。具体来说，图1示出处理器或处理核心101，该处理器或处理 核心101具有与它关联的高速緩存存储器105,该高速緩存存储器105 可以由在处理器/核心101或某个其它处理资源(未示出)内执行的指 令的一个或多个线程共享。在本发明的一个实施例中，高速緩存存储 器105对于线程来说就像是由那个线程独占地使用一样，以便线程可 以将信息存储在高速緩存行内而无需考虑正在使用该高速緩存行的 其它线程。
图1中还示出存储器110，该存储器IIO可以由DRAM或诸如 SRAM、磁盘或紧密盘等的某些其它存储器技术组成。在一个实施例 中，高速緩存存储器105包括镜像存储器110的各项的子集的项。因 此，高速缓存存储器可以包括用于通知从高速緩存存储器访问数据的 代理有关特定高速緩存行(例如，图1中的高速緩存行"A")何时 包含无效数据("I"状态)或该高速緩存行何时被修改("M"状态) 的一致性信息，从而使得在高速緩存行可以在各个代理、线程或程序 之间共享时("s"状态)，以及在特定线程、代理或程序独占地使
用该高速緩存行时("E"状态)，它不会包含与对应的存储器项(例 如，图l中的存储器项"A")相同的数据。
图2示出可以根据本发明的一个实施例使用的高速緩存项和对应 的一致性和监视项。具体来说，高速緩存200的高速緩存行201可以 在字段203存储对应于该高速緩存行的数据，在字段205存储地址标 签和一致性信息，并在字段207存储监视信息。为了使对高速緩存行 的状态改变能#皮监视，在监视信息字段中设置一个或多个位。此外，如果高速緩存由多个硬件线程共享(例如，每个石更件线程运行独立的 软件线程)，那么取决于线程内有多少个实例可以监视高速緩存行， 每个线程可以对应于监视信息字段内的多个位。
例如，在图2中，标为"a"的监视位对应于第一个线程，在该线 程内只有三个实例(可以重复)监视对应的高速緩存行。标为"b" 的监视位对应于第二个线程，该线程有两个实例(可以重复)监4见对 应的高速緩存行。标为"d，，的监视位对应于第三个线程，在该线程 内只有一个实例(可以重复)监视对应的高速l爰存行。因此，对应于 每个线程内将监视对应高速緩存行的每个实例的每个位可以独立地 设置或清零。
当然，高速緩存行中存在的监视位字段越多， 一次就有越多的线 程和线程内越多的实例可以监视高速緩存行。在一个实施例中，高速 緩存行包含六个监视位字段，从而允许两个线程在每个线程内的三个 不同的实例监视高速緩存行。在其它实施例中，可以使用更多或更少 的位字段来启用可以监视高速緩存行的更多或更少的线程或线程内 的实例。
在一个实施例中，将由共享高速緩存的一个线程相对于共享相同 高速緩存的其它线程执行的存储器更新与来自不共享该高速緩存的 其它线程的一致性事件一样处理。例如，如果一个线程更新了存储在 高速緩存行内的 一个值，那么设置了监视位的其它线程可以检测该更 新，并通过诸如用户级中断机制的中断机制通知对应的线程。在其它 实施例中，中断机制可以是用户看不见的中断才几制。
在一个实施例中，可以在处理器内或在高速緩存存储器内的逻辑 中执行两个独立的命令或指令，以便分别设置监视位和将监视位清 零。例如，在一个实施例中，可以执行"加载监视"指令，该指令具 有对应于高速缓存行的地址，并具有作为属性要写入到监视位的对应 数据。类似地，在一个实施例中，可以执行"清零监视"指令，该指 令具有对应于高速緩存行的地址，并具有作为属性要写入以便将监视位清零的对应数据。在一个实施例中，取决于指令的监视位属性的值，
利用一个指令来设置监视位和将监视位清零。在另一个实施例中，禾'j 用一个指令来将每个高速緩存行处的所有特定属性清零。
对已经标记为将受监视(例如，在一个实施例中，通过设置对应 的监视位)的高速纟爰存行的状态转换的检测可以用多种方式实现。例 如，在一个实施例中，可以利用诸如执行布尔"或"函数(如"或" 门)的逻辑的逻辑来检测高速緩存行是否设置了它的任何对应的监视 位，如果有，那么检测高速緩存行的一致性位(图1中标为"C")是 否发生了状态转换，以指示另 一个线程执行了对那个高速緩存行的写 入。在一个实施例中，从允许本地读取对应数据的任何状态到I状态 的状态转换可以指示线程已经或者正打算将信息写入到对应的高速 緩存行。此外，还可以检测由共享高速緩存的另一个线程执行的对高 速緩存行的写入以作为更新。
在其它实施例中，高速緩存行的一致性状态转换可以触发处理硬
件内的中断、异常、故障、陷阱或其它信令机制，以便指示线程已经 将信息写入到高速緩存行。在其它实施例中，可以利用其它机制来指 示一致性状态转^:,该一致性状态转换指示线程已经将数据写入到特 定高速緩存行。
在一个实施例中，在每个线程的基础上监视事件，在该实施例中，
可以定义称为"场景"的事件的逻辑组合以使^r测可以指示已经将数
据写入到高速緩存行的高速緩存行的一致性状态转换信息。在此情况 下，称为"通道，，的处理器状态存储区域可以编程为执行与上述用于 检测高速緩存行的一致性状态转换的硬件和/或软件基本相同的逻辑
功能。该场景的发生可以触发软屈服(yield)事件，如故障类或陷阱 类屈服，它可以调用屈服事件处理程序来处理该场景。
在一个实施例中，用于通知线程有关指示所监视的行已经4皮修改 或者不久将^L修改的事件的机制可以具有掩码，该掩码可以编程为监 视位的任意一个集合。例如，在一个实施例中，通过在通道掩码和将写入到通道的编程位之间执行诸如逻辑"与，，运算的布尔运算来将通 道编程。在一个实施例中，该机制是用户级中断机制，而在其它实施 例中，该机制是用户看不见的中断机制。在一个实施例中，用于通知 线程有关指示所监视的行已经被修改或者不久将被修改的事件的机 制也可以响应诸如上下文切换到硬件中的软件线程的其它事件来通 知软件线程。
不管是如何检测受监视的行的可能更新(指示已经或者可能将要 把线程写入到特定高速緩存行)，对该状态转换的检测可以调用处理程 序来处理该检测。处理程序要执行的一个可能的任务是读取所监视的 一个地址或所监视的一组地址，以便查看另一个线程是否已经用相关
值更新了存储单元；如果存储单元已经更新为相关值，那么可以采取 适当的动作，例如调用特定软件函数。
图3是示出根据一个实施例在检测可以指示通过线程执行到高速 緩存行的写入的一致性状态转换中涉及的操作的流程图。在操作301, 通过设置数量等于每个线程中将监视高速緩存行的实例的数量的多 个监视位来使高速緩存行能够受一个或多个线程监视。在一个实施例 中，通过执行属性对应于将设置的监视位的指令(如"加载监视"指 令)来启用高速緩存行。在操作305，线程将信息写入到受监视的高 速緩存行，从而引起一致性状态转换，然后在操作310，调用处理程 序来检索写入到高速緩存行的信息，以便可以将信息递送给监视(接 收)线程。
在一个实施例中，可以利用用于检测是否设置了监视位的逻辑来 检测一致性状态转换，如果设置了监视位，那么该逻辑检测是否发生 了一致性状态转换。在其它实施例中， 一致性状态转换可以通过软件、 硬件或其某个组合来检测。此外，在至少一个实施例中，通过将场景 编程到处理器状态通道中来检测一致性状态转换，并通过用户级中断 机制来将该一致性状态转换报告给接收线程。
在操作315，可以将对应于检测到的一致性状态转换的监视位清零，并视情况通过另一个线程或同一个线程内的监视实例重设。在一 个实施例中，可以通过执行与设置监视位的指令不同的指令(如"清 零监视"指令)来将监视位清零，这个不同的指令的属性对应于清零 的监视位。在其它实施例中，可以使用用于设置监视位的同一个指令 (如"加载监视"指令)通过使用对应于清零的监视位的属性来将监 视位清零。
在一个实施例中，向用户的软件程序提供接口，软件可以在其中 指定要监视的变量和对其响应所采取的动作。在一个实施例中，用户 的软件程序可以提供特定的存储器变量、用于评估所指定的存储器变 量的值的特定比较规则以及具有在存储器变量的值满足评估标准时 调用的可选变元的函数指针。在该实施例中，软件可以通过诸如指令 的方式或通过多个指令的集合来指定该信息。
此外，用户软件可以指定要监视的多个变量，每个变量对应于唯 一的或共同的响应动作。在监视这个(这些)变量的同时，线程可以 继续执行其它功能。当响应所监视的变量的出现而调用某个函数时， 该函数可以将控制返回给线程，以便线程可以继续执行，从而提供可 调整的灵活接口。
在一个实施例中，诸如上述的接口包括描述每个变量、该变量的 比津交规则和将调用的动作或函数及其变元的信息。在一个实施例中，
该信息存储在诸如主计算机系统存储器(如DRAM)的存储区域内的 表中。软件、固件或硬件可以在适当时读取该表，为每个项读取指定 的变量，并执行比较规则以便确定是否应当调用动作。
此外，可以使用之前描述的用于标记高速緩存中将要监视的行的 机制来标记对应于将要监视的变量的每一行。如果在所监视的行中检 测到指示该行现在可能由另一个线程修改的事件，那么可以如上所述 激活适当的软件、固件或硬件来评估表中的所有受监视的变量。如果 没有变量满足它们的标准，那么该软件、固件或硬件将确保所有合适 的行仍然受到监视，并且将返回到在调用它之前所执行的工作。用于评估变量表并调用合适函数的软件、固件或硬件可以操纵线 程存储栈，以便在它响应满足它的标准的变量而调用某个函数时，该 函数可以直接返回到之前运行的任务。或者，该软件、固件或硬件可 以操纵该栈，以使得函数将返回到特殊的代码片段，从而确保在最终 返回到之前运行的任务之前对应于变量的所有高速緩存行受到适当 的监视。另一个备选方法是具有特殊的返回指令，该指令将使用响应 满足它的标准的变量而调用的函数。这个特殊的返回指令将确保在最 终返回到之前运行的任务之前对应于变量的所有高速緩存行都受到 适当的监视。
图4示出可以在其中使用本发明的一个实施例的前端总线(FSB) 计算机系统。处理器505访问来自一级(Ll)高速緩存存储器510和 主存储器515的数据。在本发明的其它实施例中，该高速緩存存储器 可以是二级(L2)高速緩存或计算机系统存储器层级内的另一个存储 器。此外，在一些实施例中，图4中的计算机系统可以同时包含Ll 高速緩存和L2高速緩存。
图4中的处理器内示出机器状态的存储区域506。在一个实施例 中，存储区域可以是一组寄存器，而在其它实施例中，存储区域可以 是其它存储器结构。图4中还示出根据一个实施例的用于保存区域片 段的存储区域507。在其它实施例中，保存区域片段可以存在于其它 装置或存储器结构中。处理器可以具有任意数量的处理核心。但是， 本发明的其它实施例可以在系统内的诸如独立的总线代理的其它装 置中实施，或者在整个系统中分布在硬件、软件或其某个组合中。
主存储器可以在各种存储器源中实施，如动态随机存取存储器 (DRAM)、硬盘驱动器(HDD) 520或经由网络4妾口 530设置在该 计算机系统的远程位置的包含各种存储装置和技术的存储器源。高速 緩存存储器可以位于处理器内或位于紧靠处理器的位置，例如位于处 理器的局部总线507上。
此外，高速緩存存储器可以包含相对快速的存储元件，如六晶体管(6T)元件或具有近似相等或更快速的访问速度的其它存储元件。
图4中的计算机系统可以是经由专用于点对点(PtP)网络上的每个代 理的总线信号通信的诸如^:处理器的总线代理的PtP网络。图5示出 按照点对点(PtP)配置布置的计算机系统。具体来说，图5示出其中 通过多个点对点接口将处理器、存储器和输入/输出装置互连的系统。
图5中的系统还可包括数个处理器，为清楚起见，图中只示出其 中两个处理器670、 680。处理器670、 680可以各自包括用于与存4诸 器22、 24连接的局部存储器控制器集线器(MCH) 672、 682。处理 器670、 680可以经由点对点(PtP)接口 650利用PtP接口电路678、 688交换数据。处理器670、 680可以各自经由单独的PtP4妄口 652、 654利用点对点接口电路676、 694、 686、 698与芯片组690交换数据。 芯片组690也可以经由高性能图形接口 639与高性能图形电路638交 换数据。本发明的实施例可以位于具有任意数量的处理核心的任何处 理器内，或位于图5中的每个PtP总线代理内。
但是，本发明的其它实施例可以存在于图5中的系统内的其它电 路、逻辑单元或装置中。此外，本发明的其它实施例可以分布在如图 5所示的几个电路、逻辑单元或装置中。
本发明的实施例的各个方面可以利用互补金属-氧化物-半导体 (CMOS)电路和逻辑装置(硬件)实施，而其它方面可以利用存储 在机器可读介质上的指令(软件)实施，这些指令在由处理器执行时 将使处理器执行用于实现本发明的实施例的方法。此外，本发明的一 些实施例可以用硬件单独执行，而其它实施例可以用软件单独执行。
尽管参照说明性实施例描述了本发明，但不希望从限制含义解释 该描述。对于本发明所属领域的技术人员显而易见的对这些说明性实 施例以及其它实施例的各种修 i^皮视为是在本发明的精神和范围内。
权利要求
1.一种设备，包括高速缓存存储器，所述高速缓存存储器包括一个或多个监视位字段，所述一个或多个监视位字段指示是否要监视对应的高速缓存行，看是否发生使线程能修改对应于所述高速缓存行的数据的事件；检测逻辑，用于在设置了所述一个或多个位字段中的监视位时，检测是否已经将数据写入到所述高速缓存行。
2. 如权利要求l所述的设备，还包括用于存储多个指令的存储 器，所述多个指令包括用于设置所述监视位的第一指令、用于将所述 监视位清零的第二指令以及用于启用所述检测逻辑的第三指令。
3. 如权利要求2所述的设备，其特征在于，所述第一指令和所述 第二指令是相同的指令。
4. 如权利要求l所述的设备，其特征在于，所述事件通过中断机 制或用户级中断机制进行通知。
5. 如权利要求4所述的设备，其特征在于，所述用户级中断机制 使所述线程指示的指令^皮执行。
6. 如权利要求l所述的设备，其特征在于，所述高速緩存存储器 包括用于存储与所述高速緩存行有关的 一致性信息的 一致性状态字 段。
7. 如权利要求6所述的设备，其特征在于，所述检测逻辑用于检 测指示要将所述数据写入到所述高速緩存行的所述一致性状态字段 的转换。
8. 如权利要求7所述的设备，其特征在于，所述一致性状态字段 的所述转换包括从共享状态到无效状态的转换。
9. 一种系统，包括高速緩存存储器，所述高速緩存存储器包括多个监视位字段，所 述多个监视位字段指示是否要监视对应的高速緩存行，看是否发生使线程能通过发送线程修改对应于所述高速緩存行的数据的事件；第一存储器，存储用于设置所述多个监视位字段内的位的第一指 令和用于使检测逻辑能检测是否已经通过所述发送线程将数据写入 到所述高速緩存行的第三指令。
10. 如权利要求9所述的系统，还包括处理器，如果所述检测逻 辑检测到已经将数据写入到所述高速緩存行并且已经在所述多个监 视位字段内设置了对应于接收线程的监视位，那么所述处理器执行所 述接收线程以便从所述高速緩存行读取所述数据。
11. 如权利要求10所述的系统，其特征在于，所述第一存储器包 括用于将所述多个监视位字段中的至少 一些监视位字段清零的第二 指令。
12. 如权利要求IO所述的系统，其特征在于，所述第一存储器用 于存储多个指令，所述多个指令使检测逻辑能检测是否已经通过所述 发送线程将数据写入到所述高速緩存行，其中所述多个指令和所述第 三指令中的每个指令都具有关联的优先级。
13. 如权利要求12所述的系统，其特征在于，所述检测逻辑包括 利用信息编程为用于检测场景的状态通道。
14. 如权利要求9所述的系统，其特征在于，所述高速緩存存储 器包括用于存储与所述高速緩存行有关的 一致性信息的 一致性状态 字段。
15. 如权利要求14所述的系统，其特征在于，所述检测逻辑用于 检测指示已经将所述数据写入到所述高速缓存行的所述一 致性状态 字段的转换。
16. 如权利要求9所述的设备，其特征在于，所述检测逻辑包括 用于响应写入到所述高速緩存行的数据而检测由异常、故障、陷阱、 中断组成的组中之一 的逻辑。
17. —种方法，包括使高速緩存行能被监视，看是否有通过发送线程内的指令写入到所述高速緩存行的数据；使写入到所述高速緩存行的所述数据能一史检测；检测可使另 一 个线程能修改对应于所述高速緩存行的数据的事件；响应检测到写入到所述高速緩存行的所述数据而调用处理程序； 将所述数据递送^^接收线程。
18. 如权利要求17所述的方法，其特征在于，使所述高速緩存行 能被监视包括执行指令以便设置对应于所述高速缓存行的监视位字 段内的至少一个监视位。
19. 如权利要求18所述的方法，其特征在于，使写入到所述高速 緩存行的所迷数据能被检测包括执行指令以便将状态通道逻辑编程 为用于检测对应于要监视的所述高速緩存行的场景。
20. 如权利要求19所述的方法，其特征在于，使写入到所述高速 缓存行的所述数据能被检测包括使检测逻辑能检测响应写入到所述 高速緩存行的所述数据而断言的信号，所迷信号选自由异常、故障、 陷阱、中断组成的组。
21. 如权利要求19所述的方法，其特征在于，检测包括检测所述 高速緩存行从第 一状态到第二状态的 一致性状态转换。
22. 如权利要求21所述的方法，其特征在于，所述第一状态是共 享状态，而所述第二状态是无效状态。
23. 如权利要求19所述的方法，其特征在于，所述场景包括检 测是否要监视所述高速緩存行；如果要监视所述高速緩存行，则检测 所述高速緩存行是否已经发生了从第一状态到无效状态的一致性状 态转换。
24. 如权利要求23所述的方法，其特征在于，用于对状态通道逻 辑编程的指令是用于对状态通道逻辑编程的多个指令之一，其中每个 指令对应于一个或多个线程内将监视所述高速緩存行的不同的实例。
25. 如权利要求24所述的方法，其特征在于，所述多个指令中的每个指令具有唯一的优先权来控制执行所述多个指令的次序。
26. —种机器可读介质，在所述机器可读介质上存储有一组指令， 所述一组指令在由机器执行时使所述机器执行包括以下步骤的方法存储用于描述对应于要监视的高速緩存行的变量的信息； 利用比较规则来确定是否已经将所述变量设置为第一值； 如果满足所述比较规则，那么将指针指向将要执行的至少一个指令，其中所述至少一个指令响应满足所述比较规则而使信息能够在两个或两个以上线程之间共享。
27. 如权利要求26所述的机器可读介质，其特征在于，响应满足 所述比较规则，将视情况将至少一个变元传递给所述至少一个指令。
28. 如权利要求27所述的机器可读介质，还包括在满足所述比车支 规则之后将所述变量清零。
29. 如权利要求28所述的机器可读介质，其特征在于，不管是否 满足所述比较规则，所述两个或两个以上线程都将继续执行。
30. 如权利要求29所述的机器可读介质，其特征在于，所述比较 规则利用处理器逻辑来确定是否已经将所述变量设置为所述笫一值。
全文摘要
本发明公开一种线程同步和通信技术。更具体地说，本发明的实施例涉及对由一个或多个微处理器或微处理器核心执行的指令的两个或两个以上线程间的通信和同步的管理。
文档编号G06F9/46GK101292226SQ200680038567
公开日2008年10月22日 申请日期2006年10月19日 优先权日2005年10月19日
发明者H·王, J·沈, P·哈默隆德, Q·雅各布森 申请人:英特尔公司