专利名称：桥接装置及其相关的电子系统与接口控制方法
技术领域：
本发明涉及一种桥接装置及其相关接口控制方法，特别是涉及一种可动态切换于不同接口的桥接装置及其控制方法。
背景技术：
串行外围接口(serial peripheral interface，SPI)以及低引脚数(lowpin count，LPC)接口是一般芯片组(chipset)或桥接装置(bridge)设计中常见的两种数据传输接口。LPC接口或称LPC总线，一般用于电子系统中以将低带宽的装置(例如可开机只读存储器或是超级输入输出装置)连接到中央处理单元(CPU)，其包括七个主要的控制信号以进行双向数据传输。此七个主要的控制信号分为三个控制信号LPC_FRAME、LPC_RST、LPC_CLK以及四个数据信号LPC_AD[3:0]。LPC_FRAME为一框位(frame bit)信号，用以使能一LPC装置开始进行数据的存取。LPC_RST为一重置信号、LPC_CLK为一时钟信号以及LPC_AD[3:0]用以多路复用处理命令、地址以及数据。SPI接口则包括选择信号SPI_CS、时钟信号SPI_CLK、输入信号SPI_MOSI以及输出信号SPI_MOSO四个控制信号。选择信号SPI_CS用以使能一SPI装置(例如SPI闪存)开始进行数据的存取，时钟信号SPI_CLK提供SPI所需的时钟信号，输入信号SPI_MOSI以及输出信号SPI_MOSO则用以进行数据的传输。一般而言，电子系统的基本输出入系统(BIOS)的程序代码是放置在LPC只读存储器上，因此，桥接装置上至少需要有相应于上述LPC控制信号的对应引脚数以提供LPC接口，从而连接LPC只读存储器。然而，在现有的应用中，BIOS的程序代码也可能放置在SPI闪存中，为了提供SPI接口，桥接装置上也需要四个引脚以连接SPI闪存。因此，一般系统设计上必须同时支持这两种接口。
请参见图1。图1显示一现有的电子系统的示意图。电子系统100中至少包括一桥接装置110、一LPC装置120以及一SPI装置130。其中，LPC装置120以及SPI装置130分别通过LPC接口140以及SPI接口150连接到桥接装置110上。如图所示，由于两者的规格不同，桥接装置上将需要有两组独立的引脚以提供LPC接口以及SPI接口，如此一来，将使得桥接装置所需的引脚数以及其体积增加，使得桥接装置的设计变的复杂。
发明内容
有鉴于此，本发明的目的之一即在于提供一种电子系统的桥接装置设计方式，并提供一种接口控制方法，以达到简化设计以及减少引脚数的目的。
基于上述目的，本发明提供一种桥接装置，包括一第一接口，第一接口包括至少一多路复用时钟信号线，其中，该桥接装置依据一操作模式，选择性地在该多路复用时钟信号在线输出一第一时钟信号或一第二时钟信号，用以分别控制耦接至该桥接装置的一第一装置或一第二装置的存取。
本发明更提供一种桥接装置，包括一第一接口。第一接口包括M引脚，用以耦接一第一装置以及一第二装置，其中，该第一装置耦接至该M引脚以及该第二装置耦接至该M引脚中的N引脚，N＜M，M为大于1的整数，N为大于0的整数，且该M引脚中的一时钟引脚上输出一第一时钟信号以及一第二时钟信号，用以分别控制该第一装置以及该第二装置的存取。其中，该桥接装置依据一操作模式，选择性地在该时钟引脚上输出该第一时钟信号或该第二时钟信号，以对该第一装置或该第二装置进行存取。
为使本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下。
图1示出了一现有的电子系统连接的示意图。
图2示出了一依据本发明实施例的电子系统示意图。
图3示出了一依据本发明实施例的桥接装置区块示意图。
图4示出了一依据本发明实施例的接口控制方法的流程图。
图5示出了一依据本发明实施例的示范时序图。
图6示出了依据本发明另一实施例的电子系统示意图。
附图符号说明SPI-串行外围接口；LPC-低引脚数；100-电子系统；110-桥接装置；120-LPC装置；130-SPI装置；140-LPC界面；150-SPI界面；
LPC_CLK、SPI_CLK-时钟信号；200-电子系统；210-桥接装置；220、230、240-LPC装置；250-多路复用界面；260、270-SPI装置；TPM-信任平台模块；SPI_CS0、SPI_CS1、CLK、LPC_RST、AD[3:0]、LPC_FRAME-信号线；310-仲裁模块；320-LPC控制器；330-SPI控制器；340-时钟产生单元；MODE-操作模式；S410-S460-步骤；500-时序图。
具体实施例方式
本发明的实施例涉及一桥接装置设计方式，此桥接装置至少包括一多路复用接口，多路复用接口中提供两种不同规格的接口，多路复用接口包括至少一多路复用时钟信号线(或称多路复用时钟引脚)，多路复用时钟信号线可输出一第一时钟信号(LPC_CLK)以及一第二时钟信号(SPI_CLK)，用以分别控制耦接至桥接装置的一第一装置(LPC装置)以及一第二装置(SPI装置)的存取。第一装置具有一LPC接口，以及第二装置具有一SPI接口，且第一装置以及第二装置分别通过LPC接口以及SPI接口与桥接装置的多路复用接口耦接。其中，桥接装置依据一操作模式，选择性地在多路复用时钟信号在线输出第一时钟信号或第二时钟信号，以对第一装置或第二装置进行存取。藉由部分共享两接口中的某些引脚，达到减少桥接装置使用的引脚数的目的，也简化了设计的复杂度。此外，本发明也提供了动态切换使用两种接口的机制，可自动依据不同的操作模式变换多路复用接口输出的信号，使得设计上更有弹性。
图2显示一依据本发明实施例的电子系统示意图。电子系统200中包括一桥接装置210、LPC装置220、230以及240、以及SPI装置260以及270。桥接装置210至少包括一多路复用接口250，并且LPC装置220、230与240以及SPI装置260与270皆通过多路复用接口250与桥接装置210耦接。LPC装置220、230与240皆具有一LPC接口，以及SPI装置260与270皆具有一SPI接口，且LPC装置220、230与240以及SPI装置260与270分别通过LPC接口以及SPI接口与桥接装置的多路复用接口耦接。LPC装置可为任何利用LPC接口进行数据传输的装置，举例来说，LPC装置220是一信任平台模块(Trusted Platform Module，TPM)，用以进行加解密以及硬件金钥的验证，可视为一种安全性装置，为一种LPC界面的应用。此外，LPC装置220亦通过一SM总线接口(如图所示的信号线CLKRUN、SMBCLK以及SMBDAT)与桥接装置210进行传输。装置230可为一LPC超级输出入装置，而装置240可为一LPC只读存储器，用以存储开机时用的BIOS程序代码。此外，SPI装置260以及270可为任何利用SPI接口进行数据传输的装置，举例来说，如图1中所示的SPI闪存1260以及SPI闪存2270。
如图2所示，桥接装置210的多路复用接口250中至少包括了以下信号线(引脚)选择信号线SPI_CS0以及SPI_CS1、多路复用时钟信号线CLK(LPC_CLK/SPI_CLK)、重置信号线LPC_RST、数据信号线AD[3:0]以及触发信号线LPC_FRAME。其中，多路复用时钟信号线CLK(LPC_CLK/SPI_CLK)、重置信号线LPC_RST、数据信号线AD[3:0]以及触发信号线LPC_FRAME用以提供LPC接口，以连接LPC装置220-240。另外，选择信号线SPI_CS0以及SPI_CS1、多路复用时钟信号线CLK以及数据信号线AD[3:0]中的任意两条(例如数据信号线AD1与AD0)用以提供SPI接口，以连接SPI装置260-270。在此实施例中，多路复用时钟信号线CLK以及数据信号线AD1与AD0是共享，因此至少减少了三个引脚数的使用。举例来说，若假设多路复用界面的引脚数为M，在此实施例中，M等于7，而LPC装置所需要的引脚数等于M(7)，SPI装置所需的引脚数为4，因其共享四个数据信号线中的任两个数据信号线，再加上共享多路复用时钟信号线CLK，因此只用了M引脚中的N引脚(3)，于是，为了提供对两者接口的支持，桥接装置只需8个引脚数，相较于现有需要的11个引脚数，明显减少了3个引脚数的使用。
图3显示一依据本发明实施例的桥接装置210的区块示意图。如图3所示，桥接装置210中包括了一仲裁模块(arbiter)310、一LPC控制器320、一SPI控制器330以及一时钟产生单元340。仲裁模块310依据操作模式MODE，决定在多路复用时钟信号线CLK上输出第一时钟信号LPC_CLK或第二时钟信号SPI_CLK。操作模式MODE为一已知的参数，可由桥接装置的上层装置例如南桥芯片中得到。举例来说，系统将通知南桥芯片要对LPC装置或对SPI装置进行存取。由于对系统而言，那一段时间要对那一个装置进行存取是事先知道的，因此仲裁模块310可得到此已知的操作模式信息，并依据此已知的操作模式来控制并调整多路复用接口中共享信号在线的输出，以对LPC装置或SPI装置进行存取。
举例来说，当操作模式是对LPC装置230的存取时，仲裁模块310将利用时钟产生单元340在多路复用时钟信号线CLK上输出符合LPC标准的第一时钟信号LPC_CLK，并选择LPC控制器320产生的LPC数据输出至数据信号线AD[3:0]上。同时，桥接装置210输出一使能信号在LPC装置230的触发信号线LPC_FRAME上(例如将触发信号线LPC_FRAME拉为低电平“L”或使触发信号线LPC_FRAME上输出一由低电平“L”到高电平“H”的脉冲信号)，以使能LPC装置230，使其开始通过连接的多路复用接口存取LPC数据。类似地，当操作模式是对SPI只读存储器260的存取时，仲裁模块310将利用时钟产生单元340在多路复用时钟信号线CLK上输出符合SPI标准的第二时钟信号SPI_CLK，并选择SPI控制器330产生的SPI数据输出至数据信号线AD[3:0]的其中一数据信号线AD1上，此数据信号线AD1连接到SPI只读存储器260的输入信号线SPI_MOSI上，当作其输入信号来源。此时，桥接装置210输出一使能信号(例如将选择信号线SPI_CS0拉为低电平“L”)在选择信号线SPI_CS0上，以使能SPI只读存储器260，使其开始通过连接的多路复用接口存取SPI数据。其中，第一时钟信号LPC_CLK以及第二时钟信号SPI_CLK分别具有不同的第一频率以及第二频率，且第一频率符合于LPC标准，第二频率符合于SPI标准。
因此，依据本发明实施例，藉由控制桥接装置210的多路复用时钟信号线CLK以及数据信号线AD[3:0]的输出，可以依据操作模式，动态地切换存取于LPC装置230以及SPI闪存260之间。
在图2的实施例中，BIOS程序代码是存储在LPC只读存储器240中。然而，在另一实施例中，BIOS程序代码可置放在SPI闪存260或270中，因此不需要使用LPC只读存储器(如图6所示)，再依据本发明的桥接装置及方法，可以较少的引脚数对SPI闪存以及LPC装置进行存取，使得硬件设计上更容易且更有弹性。此外，在其它实施例中，也可将图2中的SPI闪存260以及270移除，只留下LPC只读存储器以及LPC装置，实现纯LPC只读存储器的应用方式。
图4显示一依据本发明实施例的接口控制方法的流程图400。在此实施例中，假设系统中同时包括LPC装置以及一SPI闪存(例如图2中的SPI闪存0 260)，BIOS程序代码是置放在SPI闪存260中，且初始时LPC装置的选择信号以及SPI闪存的控制信号皆未被使能(亦即都设为高电平“H”)。请同时参照图2以及图4。如图所示，首先，如步骤S410，先设定多路复用接口为SPI接口，以由SPI闪存260中加载预设的BIOS程序代码。在此步骤中，设定多路复用接口为SPI接口即是令信号线CLK、AD1、AD0以及SPI_CS0输出如下CLK-＞SPI_CLKAD1-＞SPI_MISIAD0-＞SPI_MISOSPI_CS0-＞“L”因为控制信号SPI_CS0被设为”L”，表示SPI闪存260被使能，因此可通过多路复用接口进行数据的传输。接着，如步骤S420，检查BIOS程序代码的加载是否完成。若否，则表示目前操作模式仍为对SPI装置的存取，因此不改变多路复用接口中共享部分信号线的组态。若BIOS程序代码的加载已经完成(步骤S420的是)之后，此时操作模式将变为对LPC装置的存取，因此自动设定多路复用接口为LPC接口，以准备对LPC装置进行存取。在此步骤中，设定多路复用接口为SPI接口即是令信号线CLK、AD1、AD0、LPC_FRAME以及SPI_CS0输出如下SPI_CS0-＞”H”CLK-＞LPC_CLKAD1-＞LPC_AD1AD0-＞LPC_AD0LPC_FRAME-＞”L”将SPI_CS0设为”H”是使SPI闪存260失能(disable)，使其无法接收信号，接着将LPC_FRAME设为”L”，表示LPC装置被使能，因此可通过多路复用接口进行数据的传输。于是，桥接装置开始对LPC装置进行存取，此时操作模式是对LPC装置的存取。接着，如步骤S440，检查操作模式是否变为对SPI闪存260进行存取。若否，则表示目前操作模式仍为对LPC装置的存取，因此不改变多路复用接口中共享部分信号线的组态。当发现此时操作模式已变为对SPI闪存260的存取(步骤S440的是)，自动设定多路复用接口为SPI模式，如步骤S450所示。接着，如步骤S460，检查对SPI闪存260的存取的执行是否完成。若否，则表示目前操作模式仍为对SPI闪存260的存取，因此不改变多路复用接口中共享部分信号线的组态。当发现对SPI闪存260的存取已经执行完成(步骤S460的是)之后，此时操作模式将变为对LPC装置的存取，因此回到步骤S430，自动设定多路复用接口为LPC接口，以执行对LPC装置进行存取。因此，藉由本发明的桥接装置设计方式，桥接装置将可依据操作模式，动态地切换多路复用接口共享部分信号线(引脚)的组态，以便切换于LPC装置以及SPI装置间的执行，因而可同时支持LPC接口以及SPI接口两种接口的数据存取。
举例来说，请参照图5。图5显示一依据本发明实施例的示范时序图。时序图500中标示了一SPI装置的控制信号SPI_CS、一LPC装置的选择信号LRC_FRAME、一时钟信号CLK以及数据信号AD[3:0]的变化情形。如图所示，时间t1到t2期间视为SPI操作周期，而时间t3到t4期间视为LPC操作周期。在时间点t1时，控制信号SPI_CS被拉为低电平”L”，SPI装置被使能，接着时钟信号CLK将输出一具有第一频率的时钟信号510，而数据信号AD[3:0]输出SPI数据，因此SPI装置可接收到此SPI数据。其中，第一频率是符合SPI标准的时钟频率。在时间点t2时，SPI数据传送完毕，SPI_CS被拉回到高电平“H”，使得SPI装置无法再接收数据信号AD[3:0]的数据。
接着，在时间点t3时，选择信号LPC_FRAME被拉为低电平”L”，随即又拉回高电平，使得LPC装置被使能，接着时钟信号CLK将输出一具有第二频率的时钟信号520，而数据信号AD[3:0]输出LPC数据，因此LPC装置可接收到此LPC数据。其中，第二频率是符合LPC标准的时钟频率。在时间点t4时，LPC数据传送完毕，时钟信号CLK的输出被停止，使得LPC装置无法再接收数据信号AD[3:0]的数据。由此可知，控制这些共享引脚的输出，即可达到同时动态支持LPC接口以及SPI接口的数据存取的目的。值得注意的是，虽然实施例中是以LPC接口以及SPI接口的存取进行说明，然而并非限定本发明仅限于此两种界面。换言之，其它具有类似特性的数据传输接口，例如MMC接口，也可依其特性提供共享部分引脚的一多路复用接口，再辅以本发明的接口控制方法，达到减少引脚数以及动态切换于不同接口间的存取的目的。
上述说明提供数种不同实施例或应用本发明的不同方法。实例中的特定装置以及方法用以帮助阐释本发明的主要精神及目的，当然本发明不限于此。
因此，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视本发明的申请专利范围所界定者为准。
权利要求
1.一种桥接装置，包括一多路复用时钟信号线；多个数据信号线；以及一仲裁模块，用以依据该一操作模式，选择性地在该多路复用时钟信号在线输出一第一时钟信号或一第二时钟信号，用以分别控制耦接至该桥接装置的一第一装置或一第二装置的存取。
2.如权利要求1所述的桥接装置，其中，该第一装置耦接至所述数据信号线，该第二装置耦接至所述数据信号线中的一部分数据信号线。
3.如权利要求1所述的桥接装置，其中，当该操作模式是对该第一装置的存取时，该仲裁模块在该多路复用时钟信号线输出该第一时钟信号，并选择一第一数据输出至所述数据信号线。
4.如权利要求1所述的桥接装置，其中，当该操作模式是对该第二装置的存取时，该仲裁模块在该多路复用时钟信号线输出该第二时钟信号，并选择一第二数据输出至所述数据信号线的该部分数据信号线。
5.如权利要求1所述的桥接装置，其中，该第一装置更具有一触发信号线，当该操作模式是对该第一装置的存取时，该桥接装置输出一使能信号于该触发信号线，以使能该第一装置。
6.如权利要求1所述的桥接装置，其中，该第二装置具有一选择信号线，当该操作模式是对该第二装置的存取时，该桥接装置输出一使能信号于该选择信号线，以使能该第二装置。
7.如权利要求1所述的桥接装置，其中，该第一时钟信号具有一第一频率以及该第二时钟信号具有一第二频率，且该第二频率不同于该第一频率。
8.如权利要求1所述的桥接装置，其中，该第一装置是一具有一低引脚数接口的LPC装置以及该第二装置是一具有一串行外围接口的SPI装置，且该LPC装置以及该SPI装置分别通过该LPC接口以及该SPI接口与该桥接装置的该第一接口耦接。
9.一种桥接装置，包括一第一接口，包括M引脚，用以耦接一第一装置以及一第二装置，其中，该第一装置耦接至该M引脚以及该第二装置耦接至该M引脚中的N引脚，N＜M，M为大于1的整数，N为大于0的整数，且该M引脚中的一时钟引脚上输出一第一时钟信号以及一第二时钟信号，用以分别控制该第一装置以及该第二装置的存取，其中，该桥接装置依据一操作模式，选择性地在该时钟引脚上输出该第一时钟信号或该第二时钟信号，以对该第一装置或该第二装置进行存取。
10.如权利要求9所述的桥接装置，其中，该第一装置是一具有一LPC接口的LPC装置以及该第二装置是一具有一SPI接口的SPI装置，且该LPC装置以及该SPI装置分别通过该LPC接口以及该SPI接口与该桥接装置的该第一接口耦接。
全文摘要
本发明提供一种桥接装置，包括一第一接口，该第一接口包括至少一多路复用时钟信号线，该多路复用时钟信号线输出一第一时钟信号以及一第二时钟信号，用以分别控制耦接至该桥接装置的一第一装置以及一第二装置的存取。其中该桥接装置是依据一操作模式，选择性地在该多路复用时钟信号在线输出该第一时钟信号或该第二时钟信号，以对该第一装置或该第二装置进行存取。
文档编号G06F13/40GK101021826SQ200710088460
公开日2007年8月22日 申请日期2007年3月27日 优先权日2007年3月27日
发明者余嘉兴, 陈林鸿 申请人:威盛电子股份有限公司