专利名称：微机调试系统的制作方法
技术领域：
本发明涉及一种微机调试系统和一种用于软件开发的微机，其中，软件 用于控制使用微机的应用系统。
背景技术：
在用于控制使用微机的应用系统的软件开发中， 一个常规步骤是调试程序。例如，日本专利文件的日本未审专利公开No.H10-69398 4又述了在DC 电机控制系统中的程序调试。图8为DC电机控制系统的结构图。在该系统中，微机100的一个端口 输出与电机控制电路101的输入连接，电机控制电路101的输出提供给DC 电机102,以提供电源，其中利用定时器103以特定的时间间隔产生中断请 求，且端口输出基于中断处理例程进行变化。参考图9所示的时序图，描述DC电机控制系统中的用户程序(这里， 称作程序)的调试操作。微机IOO包括多个用户级别，表示处理程序时的优 先级别，其中，紧急性低的程序在用户级别l执行，紧急性高的程序在用户 级别0执行。在图8所示的例子中，用于控制DC电机102的极高紧急性的 程序通过用户级别O的中断处理进行执行。在图9中，当在紧急性低的程序 于用户级別1执行的状态下生成调试请求时(图中的110),由于调试级别 的优先次序高于用户级别1，因此处理无条件地转移到调试级别，并进行程 序调试。当程序正在调试时，优先次序高于调试级别的用户级别0的紧急性 高的中断程序被请求时(图中的lll)，调试暂时停止，处理转移到用户级 别0,并开始中断程序的执行。当中断程序的处理完成时(图中的112)， 处理返回调试级别，调试重新开始。当调试完成时(图中113)，处理返回 到用户级别l，执行紧急性低的程序。在常规调试操作中，有可能在调试操作过程中执行处于用户级别0的紧 急性高的程序。然而，当请求调试时，虽然正在执行紧急性高的程序，处理 仍无条件转移到调试级别。因此，在图8所示的例子中，当请求调试时，用于控制DC电机102的 紧急性极高的程序暂时停止。结果，DC电机102变得不可控制，这将导致 烧掉电机线圈之类的系统异常。发明内容所以，本发明的主要目的是提供一种能避免任何系统异常的微机调试系统。依据本发明的微机调试系统能够执行多种调试模式，其中，在调试操作 处于多种调试模式中的一种时，不允许处理转移到中断程序，且在调试操作 处于另一调试模式时，允许处理转移到中断程序。例如，当本发明用于DC电机控制系统时，执行其中的一种调试模式， 以使紧急性高的程序在DC电机没有连接的状态下进行调试，而执行另一种 调试模式，以使除紧急性高的程序之外的整个系统，在DC电机连接的状态 下进行调试。这样，就防止了紧急性高的DC电机控制程序的停止。较佳地，依据本发明的微机调试系统包括能够执行多种调试模式的CPU;优先允许标志，用于控制在调试操作过程中接受中断程序处理的时间 段；以及调试判断电路，用于在调试操作处于以上所述的其中一种调试模式时， 不允许所述CPU转移到中断程序，在调试操作处于以上所述的另一调试模 式时，在由所述优先允许标志设置的接受中断程序处理的时间段内，允许所 述CPU转移到中断程序。因此，当除紧急性高的程序之外的整个系统，通过另一调试模式进行调
试时，由优先允许标志设置调试程序的停止不会引起任何问题的时间段。结 果，在该时间段内，可以处理中断程序。较佳地，依据本发明的微机调试系统进一步包括级别设置寄存器，其用 于针对在调试操作过程中提出的多个中断程序设置优先级别，其中，在调试操作过程中，可基于级别设置寄存器设置的优先级别，以多种方 式接受中断程序的处理。因此，在调试#:作过程中，可以多种方式实现程序处理。依据本发明的微机包括调试请求控制电路和前述的微机调试系统，其中，调试请求控制电路向调试判断电路输出调试请求，并且所述CPU、调试判断电^^、优先允许标志和调试请求控制电^各优选安装在单芯片结构中。依据本发明的孩i机包括调试请求控制电路和前述的微机调试系统，其中，调试请求控制电路向调试判断电路输出调试请求，并且所述CPU、调试判断电路、优先允许标志、级别设置寄存器和调试请求控制电路优选安装在单芯片结构中。依据前述的较佳结构，安装在外部的系统可得到简化，且请求资源可以 降到最低。结果，可以减小尺寸并降低成本。本发明可以避免由于生成调试请求所造成的使用于控制DC电机的极高 紧急性的程序停止之类的系统异常，其中生成调试请求使得DC电机不可控 制，从而烧坏电机线圈。本发明对于用于使用微机控制DC电机的系统是有用的。
通过以下对本发明优选实施例的描述，本发明的以上及其它目的变得显 而易见，并且它们也在附加于此的权利要求中进行详细说明。 一旦实施本发 明，本说明书中没有叙述的 一些优点也会引起本领域技术人员的注意。 图1为依据本发明优选实施例1的微机调试系统的结构图。图2为依据本发明优选实施例1的微机调试系统的调试操作的时序图。 图3为依据本发明优选实施例1的微机调试系统的调试操作的另一时序图。图4为依据本发明优选实施例2的微机调试系统的结构图。图5为依据本发明优选实施例2的微机调试系统的调试操作的时序图。图6为依据本发明优选实施例3的微机调试系统的结构图。图7为依据本发明优选实施例4的微机调试系统的结构图。图8为使用微机的DC电机控制系统的结构图。图9为常规调试操作的时序图。
具体实施方式
优选实施例1参考图1至图3,描述本发明的优选实施例1。图1为依据本发明优选 实施例1的微机调试系统的结构图。图2和图3为微机调试系统的调试操作 的时序图。依据本发明优选实施例的微机调试系统适用于使用图8所示的微 机的DC电机控制系统。以下参考图1描述樣t机调试系统的构成。粗略描述微机调试系统的构成，提供用于控制DC电机的控制器10和 用于调试DC电机控制系统中的程序的调试器30。控制器IO具有这样的结 构图中所示的所有电子元件都容纳在单芯片微机中，并安装在衬底上；或 者控制器10具有这样的结构 一部分电子元件容纳在微机中，而其余的电 子元件与微机一起安装在衬底上。调试器30具有图中所示的除主机33之外 的电子元件都安装在衬底上的结构。所以，在包括控制器IO和调试器30的 微机调试系统的结构中，除主机33外的微机和电子元件都安装在村底上。控制器10包括CPU 11、调试判断电路12、优先允许标志13、 AND电 路14、存储器切换电路15和用户专用存储器(user-onlymemory) 16。调试 器30包括调试请求控制电路31、仿真存储器32和主机33。首先详细描述控制器IO的各个元件。CPU 11包括程序计数器/程序状 态字(以下称作PC/PSW) 17,以及当产生中断时存储PC/PSW 17的堆栈 18。 CPU 11向调试判断电路12输出级别信号，且来自调试判断电路12的 DINT信号输入到CPU 11。级别信号是表示用户级别的信号，用户级别是处 理程序时的优先级别，DINT信号是命令执行调试的信号。依据本优选实施 例的CPU 11总共包括三个级别，两个用户级别0和1以及一个调试级别。 从较高优先级别开始叙述，处理优先级高的程序时所使用的用户级别0为最 高，接下来是处理普通程序时所使用的用户级别1;但是调试级别和用户级 别之间的优先次序根据调试模式改变。当处于用户级别0的中断请求在用户 级别1的状态下产生时处于用户级别1的PC/PSW存储在堆栈18中，CPU ll变为用户级别O。然后，CPU 11处理处于用户级别0的中断程序。进一 步地，CPU 11向优先允许标志13输出调试级别信号，且来自AND电路14 的UINT信号输入到CPU 11。调试级别信号是用于通知调试程序的执行的 信号，UINT信号是用于命令中断程序的执行的信号。CPU11进一步向存储 器切换电路15输出待访问的程序的地址。该处理过程有必要指示将访问存 储在存储器16和32中的哪个程序。来自调试器30的模式选择信号、来自调试请求控制电路31的DIRQ信 号及以上所述的来自CPU 11的级别信号输入到调试判断电路12。调试判断 电路12输出DINT信号到CPU 11。模式选择信号是用于选择调试模式的信号，在没有连接DC电机的情况 下，设置为调试模式0，在连接了 DC电机的情况下，设置为调试模式l。DIRQ信号是用于请求调试的信号。当DIRQ信号处于调试模式0时， 调试判断电路12输出DINT信号，用于使CPU 11执行调试。当DIRQ信号 处于调试模式1时，调试判断电路12以这样的方式基于从CPU11接收到的 级别信号设置DINT信号当级别信号处于用户级别1时，输出用于执行调 试的DINT信号，而当级别信号处于用户级别0时，不输出DINT信号。
当输入来自调试器30的模式选择信号及来自CPU 11的调试级别信号 时，优先允许标志13向AND电路14输出优先允许标志信号。优先允许标 志信号的特征如下。优先允许标志信号是用于判断在调试程序执行过程中， 是否执行中断程序的信号。在调试模式1的情况下，其中设置有允许中断的 区域，且该区域中，优先允许标志信号为允许中断程序执行的"H"电平。 在调试模式0的情况下，其中没有设置允许中断的区域，且优先允许标志信 号处于"L"电平，该"L"电平在调试程序执行过程的整个时间段中拒绝 中断程序的执行。以下描述优先允许标志13如何是必需的。当在调试程序执行过程中产 生中断请求时，用于显示CPUll内部信息(寄存器的内容和外围电路的状 态设置)的处理由主机33执行。所以，产生紧急性高的中断，且当调试程 序的处理暂时停止时，由主机33显示的内容可能产生错误。所以，优先允 许标志13是必需的，以便于设置这样一个调试程序的停止不会引起任何问 题的时间段。UIRQ信号以及来自优先允许标志13的优先允许标志信号输入到AND 电路14中，AND电路14向CPU 11输出UINT信号。UIRQ信号是用于请 求紧急性高的程序中断的信号，且AND电路14基于UIRQ信号与优先允许 标志信号之间的AND判断结果输出UINT信号。在没有执行调试程序时， AND电路14直接输出UIRQ信号作为UINT信号。待访问程序的地址从CPU 11输入到存储器切换电路15，且执行存储于 用户专用存储器16的程序和存储于仿真存储器32的程序中的一个程序，该 程序与该地址对应。用户专用存储器16存储了各种在DC电机控制系统中的程序，包括用 于控制DC电机的极高紧急性的程序。接下来，详细描述调试器30的各元件。调试请求控制电路31与主机 33交换各种类型的信息，例如调试请求和处理状态。调试请求控制电路31 基于来自主机33的请求和由CPU操作设置的条件，向调试判断电路12输 出DIRQ信号。调试程序存储于仿真存储器32。用户专用存储器16的所有内容可以存 储于仿真存储器32中，以便所有由用户使用的程序可借助仿真存储器32执行。个人计算机构成主机33。在主机33和调试请求控制电路31之间输入 和输出各种类型的信息，例如调试请求和处理状态。例如调试处理状态的信 息显示在主机33的显示器上。接下来参考图2和图3，描述微机调试系统的调试操作。图2为在调试 模式的选择中选择了调试模式O的情况下，调试操作的时序图。图3为在调 试模式的选择中选择了调试模式1的情况下，调试操作的时序图。首先描述选择调试模式0的情况。调试模式0表示DC电机没有连接到 微机调试系统的状态，这对应于DC电机在制造阶段DC电机还没有连接时 的调试程序的情况。当选择调试模式0时，调试级别的优先次序高于用户级 别0和用户l及别1。当请求处于用户级别0的紧急性高的程序中断，而CPU 11正在执行处 于用户级别1的紧急性低的程序时，UIRQ信号变为"H"。此时，由于在 CPU 11中没有调试程序正在执行，因此UIRQ信号作为UINT信号从AND 电路14直接输出。所以，处于用户级别0的紧急性高的中断程序由CPU 11 执行(图中50 )。当请求调试时，DIRQ信号输入到调试判断电^^ 12中。由于此时调试 模式是调试模式0，所以调试判断电路12响应于DIRQ信号，向CPU11输 出用于使CPU 11执行调试的DINT信号。结果，CPU 11转移到最高优先级 的调试级别，并执行调试程序(图中51 )。当调试完成时，CPU ll返回到用户级别0,并执行紧急性高的中断程 序(图中52)。当CPU 11执行完中断程序时，CPU11返回到用户级别1， 并执行紧急性低的程序(图中53)。当请求调试，而CPU 11正在执行处于 用户级别1的紧急性低的程序时，DIRQ信号从调试请求控制电路31输入到
调试判断电路12。由于此时调试模式为调试模式O,所以用于使CPU11执 行调试的DINT信号，响应于DIRQ信号被输出到CPU 11。因此，CPU 11 转移到最高优先级的调试级别，且执行调试程序(图中54)。当请求处于用户级别0的紧急性高的程序中断，而CPU 11正在执行调 试时，UIRQ信号变为"H"。由于此时的调试模式是调试模式O，因此，在 调试程序执行过程中，来自优先允许标志13的优先允许标志信号变为"L"。 因此，UINT信号没有从AND电路14输出，且CPU ll不会执行中断程序 (图中55)。然后，在完成调试之后，CPU ll返回用户级别1，并执行紧 急性低的程序(图中56)。此时，调试程序的执行已经完成，因此AND电 路14已基于UIRQ信号输出UINT信号，从而CPU 11执行处于用户级别0 的紧急性高的中断程序(图中57)。当CPU 11执行完中断程序时，CPU 11 返回用户级别1，并执行紧急性低的程序(图中58)。接下来参考图3描述调试模式1的情况。调试模式1对应于在制造状态 下连接DC电机的状态下调试程序的情况，或者对应于在由于某些故障造成 产品被采集和检查的状态下调试程序的情况。当请求处于用户级别0的紧急 性高的程序的中断，而正在执行处于用户级别1的紧急性低的程序时，UIRQ 信号变为"H，，。因为此时CPU ll没有执行调试程序，因此AND电路14 直接输出URIQ信号作为UINT信号。结果，CPU 11执行处于用户级别0 的紧急性高的中断程序(图中60)。在该状态下请求调试时，DIRQ信号输入到调试判断电路12。因为此时 调试模式是调试模式1,所以调试判断电路12参考从CPU 11收到的级别信 号。此时，参考结果表示用户级别0。因此，调试判断电路12不会向CPU 11 输出DINT信号，且CPUll不会执行调试程序(图中61)。当中断程序的 执行完成时，CPU 11返回到用户级别1,并执行紧急性低的程序(图中62)。 此时，DIRQ信号依然输入到调试判断电路12,因此，调试判断电路12参 考从CPU ll接收到的级别信号。由于此时参考结果表示用户级别1,所以调试判断电路12输出使CPU 11执行调试的DINT信号。结果，CPU11转 移到调试级别，并执行调试程序(图中63)。在调试完成之后，CPU 11返回用户级别1,并执行紧急性低的程序(图 中64)。当请求调试，而正在执行处于用户级别1的紧急性低的程序时， DIRQ信号输入到调试判断电路12。由于此时调试模式为调试模式1,所以 调试判断电路12参考从CPU 11接收到的级别信号。由于此时参考结果表示 用户级别1,所以调试判断电路12向CPU 11输出用于使CPU 11执行调试 的DINT信号。因此，CPU 11转移到调试级别，并执行调试程序(图中65 )。当在执行调试过程中，请求处于用户级别0的紧急性高的程序的中断 时，UIRQ信号变为"H"。进一步地，由于在调试模式1中，没有设置优 先允许紧急性高的中断程序的执行，因此来自优先允许标志13的优先允许 标志信号变为"L"。所以，AND电路14不会输出UINT信号。结果，CPU 11不会执行处于用户级别O的紧急性高的中断程序(图中66)。由于此时没有设置优先允许紧急性高的中断程序的执行，所以来自优先 允许标志13的优先允许标志信号变为"H，，。所以，AND电路14响应于"H" 的UIRQ信号，输出UINT信号。结果，CPU ll暂时停止调试程序，并执 行处于用户级别O的紧急性高的中断程序(图中67)。当完成中断程序的执行时，CPU11返回调试级别，并执行调试程序(图 中的68)。由于在调试模式1中，没有设置优先允许紧急性高的中断程序 的执行，因此虽然当调试正在执行时，请求处于用户级别0的紧急性高的程 序的中断，但是来自优先允许标志13的优先允许标志信号变为"L"。所以 AND电路14不会输出UINT信号，因此CPU 11不会执行中断程序(图中 69)。当完成调试时，CPU11返回到用户级别1，并执行紧急性低的程序(图 中70)。此时，UIRQ信号为"H"，且CPU ll没有在执行调试程序。所 以，AND电路14直接输出UIRQ信号作为UINT信号。结果，CPU 11执行 处于用户级别0的紧急性高的中断程序(图中71)。依据这样构成的微机调试系统，在DC电机没有连接的状态下，紧急性 高的程序在调试模式O时被调试，而在DC电机连接的状态下，除紧急性高 的程序之外的整个系统可以在调试模式1时被调试。结果，能避免暂时停止紧急性高的DC电机控制程序，并且诸如DC电机变得不可控制及电机线圈被烧坏之类的系统异常也能得到避免。当除紧急性高的程序之外的整个系统在调试模式1被调试时，可以限定调试程序被优先允许标志13停止以处理中断程序的时间段。结果，能简化 调试程序，且能提供不会在由主机显示的调试信息中产生任何错误的调试系 统。优选实施例2参考图4和图5描述本发明的优选实施例2。图4为依据本优选实施例 的微机调试系统的结构图，图5为在微机调试系统中调试操作的时序图。与 优选实施例1中的元件相同的元件使用相同的附图标记，并且不再赘述。本优选实施例与优选实施例1的不同之处在于进一步提供了级别设置 寄存器19和两个AND电路20和21，且优先允许标志13由优先允许级别 标志22替换。进一步地，CPU11包括四个级别，三个用户级别0、 1和2, 及一个调试级别。级别设置寄存器19设置三个用户级别0、 1和2及调试级别之间的优先 级别，换句话说，设置优先于调试级别的用户级别。在本优选实施例中，表 示用户级别0和l优先于调试级别的级别l设置在级别设置寄存器19中。AND电路20基于与UIRQO信号和优先允许级别标志信号(从优先允 许级别标志22输入的)之间的AND判断结果输出UINTO信号。AND电路 21基于UIRQ1信号和优先允许级别标志信号(从优先允许级别标志22输入 的)之间的AND判断结果输出UINT1信号。提供给优先允许级别标志22的是模式选择信号、调试级别信号和用户 级别信号。调试级别信号从CPU 11提供。用户级别信号是表示优先于调试 级别的用户级别的信号，且从级别设置寄存器19提供。优先允许级别标志 22基于提供的信号产生优先允许级别标志信号，并向AND电路20和21输 出产生的信号。
接下来参考图5描述依据本优选实施例的微机调试系统的调试操作。图5为在模式选择中选择了调试模式1的状态(连接DC电机的状态)下的时 序图。在模式选择中选择了调试模式O的操作，其中调试被优先执行，与优 选实施例1没有明显的不同，所以不再描述。当请求调试，而正在执行处于用户级别2的紧急性低的程序时，DIRQ 信号输入到调试判断电路12。因为此时调试模式为调试模式1,所以调试判 断电路12参考从CPU 11接收到的级别信号。由于此时参考结果表示用户级 别2 ，调试判断电路12输出用于使CPU 11执行调试的DINT信号给CPU 11 。 结果，CPU 11转移到调试级别，并执行调试程序(图中80)。当在CPU 11执行调试的过程中，请求处于用户级别1的紧急性高的程 序的中断时，UIRQ1信号变为"H"。进一步地，在调试模式l下，级别设 置寄存器的值为1,然而，没有设置优先允许紧急性高的程序的执行。基于 前述的条件，优先允许级别标志22设置优先允许级别标志信号为"L"。所 以，AND电路21不会向CPU 11输出UINT1信号，且CPU 11不会执行处 于用户级别1的紧急性高的中断程序。当设置优先允许紧急性高的中断程序的执行时，来自优先允许级别标志 22的优先允许级别标志信号变为"H，，。然后，AND电路21响应于"H，， 的UIRQ1信号来输出UINT1信号。结果，CPU ll暂时停止调试程序，并 执行处于用户级别1的紧急性高的中断程序(图中82 )。当请求处于用户级别O的紧急性更高的程序的中断，而紧急性高的中断 程序处于用户级别l时，UIRQO信号变为"H，，。由于来自优先允许级别标 志22的优先允许级别标志信号为"H"，所以AND电路22输出UIRQ0信 号作为UINTO信号。结果，CPU11暂时停止处于用户级别1的程序，并执 行处于用户级别O的紧急性高的中断程序(图中83)。在完成处于用户级别0的中断程序的执行之后，CPU ll返回用户级别 1，并执行中断程序(图中84)。在完成处于用户级别1的中断程序的执行 之后，CPU11返回调试级别，并执行调试程序(图中85)。
当执行调试的过程中，请求处于用户级别1的紧急性高的程序中断时，UIRQ1信号变为"H"。因为没有设置优先允许紧急性高的程序的执行，因 此来自优先允许级别标志22的优先允许级别标志信号变为"L"。所以， AND电路21不会输出UINT1信号。结果，CPU 11不会执行处于用户级别 l的紧急性高的中断程序(图中86)。当完成调试时，CPU 11返回用户级别2,并执行紧急性低的程序(图 中87)。由于UIRQ1信号为"H，，，且此时没有执行调试程序，因此AND 电路21直接输出UIRQ1信号作为UINT1信号。所以，CPU11执行处于用 户级别1的紧急性高的中断程序(图中88 )。当请求调试时，DIRQ信号输 入到调试判断电路12。由于此时调试模式为调试模式1,所以调试判断电路 12参考从CPU11接收到的级别信号。由于此时参考结果表示用户级别1， 调试判断电路12不会输出DINT信号。结果，CPU 11不会执行调试程序(图 中89)。当处于用户级别1的中断程序的执行完成时，CPU 11返回用户级别2， 并执行紧急性低的程序(图中90)。由于DIRQ信号依然输入到调试判断电 路12，所以调试判断电路12参考从CPU 11接收到的级别信号。由于此时 参考结果表示用户级别2，调试判断电路12向CPU ll输出用于使CPU 11 执行调试的DINT信号。CPU ll转移到调试级别，并执行调试程序(图中 91)。依据这样构成的微机调试系统，即使在有多个用于控制DC电机的极高 紧急性的程序的情况下，也能避免DC电机变得不可控制以及电机线圈被烧 坏之类的系统异常。优选实施例3参考图6描述本发明的优选实施例3。图6为依据本优选实施例的微机 调试系统的结构图。与优选实施例1中的元件相同的元件使用相同的附图标 记，并且不再赘述。依据本优选实施例，依据优选实施例1的控制器10和除主机33之外的
调试器30安放在单芯片微机40中。单芯片调试器的调试搡作与优选实施例 1的类似。依据这样构成的微机调试系统，可获得与优选实施例1类似的效果。进 一步地，由于除主机33之外的所有电子元件都安放在单芯片微机40中，因 此可减少尺寸并降低成本。优选实施例4参考图7描述本发明的优选实施例4。图7为依据本优选实施例的微机 调试系统的结构图。与优选实施例2中的元件相同的元件使用相同的附图标 记，并且不再赘述。依据本优选实施例，依据优选实施例2的控制器10和除主机33之外的 调试器30安放在单芯片微机40中。单芯片调试器的调试操作与优选实施例 2的类似。依据这样构成的微机调试系统，可获得与优选实施例2类似的效果。进 一步地，由于除主机33之外的所有电子元件都安放在单芯片微机40中，因 此可减小尺寸并降低成本。在依据本发明的微机调试系统中，优选提供总共至少三个级别，即用户 级别0和用户级别1及调试级别，作为可由CPU 11设置的用户级别，然而 级别的数量可以无限制的增加。当产生中断时用于保存PC/PSW 17的堆栈， 可能不需要提供在CPU11中，而是可以使用将PC/PSW17保存于另一存储 工具中的系统。毋庸赘言，依据本发明的微机调试系统除用于DC电机控制 系统之外，还可以用于任意系统。虽然已经描述了目前认为的本发明的优选实施例，但是可以理解在其中 可进行各种修改，且意欲在所附权利要求中覆盖所有这种落在本发明的精神 及范围之内的修改。
权利要求
1、一种能够执行多种调试模式的微机调试系统，其中，在调试操作处于所述多种调试模式的一种模式下时，不允许处理转移到中断程序，而在调试操作处于另一模式下时，允许处理转移到所述中断程序。
2、 如权利要求1所述的微机调试系统，包括 CPU，其能够执行所述多种调试模式；优先允许标志，其用于控制在所述调试操作过程中接受所述中断程序的 处理的时间段；以及调试判断电路，其用于在所述调试操作处于以上所述的那种调试模式下 时，不允许CPU转移到所述中断程序，而在所述调试操作处于以上所述的 另一调试模式时，在由所述优先允许标志设置的接受所述中断程序的处理的 时间段内，允许CPU转移到所述中断程序。
3、 如权利要求2所述的微机调试系统，进一步包括级别设置寄存器， 其用于针对在所述调试操作过程中提出的多个中断程序设置优先级别，其 中，在所述调试操作过程中，基于所述级别设置寄存器设置的优先级别，以 多种方式接受所述中断程序的处理。
4、 一种包括调试请求控制电路和如权利要求2所述的微机调试系统的 微机，其中，所述调试请求控制电路向所述调试判断电路输出调试请求；以及 所述CPU、所述调试判断电路、所述优先允许标志和所述调试请求控 制电路安装在单芯片结构中。
5、 一种包括调试请求控制电路和如权利要求3所述的微机调试系统的 微机，其中，所述调试请求控制电路向所述调试判断电路输出调试请求；以及 所述CPU、所述调试判断电路、所述优先允许标志、所述级别设置寄存器和所述调试请求控制电路安装在单芯片结构中。
全文摘要
一种能够执行多种调试模式的微机调试系统，其中，在调试操作处于所述多种调试模式的一种模式下时，不允许处理转移到中断程序，而在调试操作处于另一模式下时，允许处理转移到所述中断程序。
文档编号G06F11/28GK101154178SQ20071015174
公开日2008年4月2日 申请日期2007年9月27日 优先权日2006年9月29日
发明者村松伸哉, 浜口敏文 申请人:松下电器产业株式会社