专利名称：带冲突检测的音频串行接口主从模式切换装置与方法
技术领域：
本发明是一种有关于音频串行接口主从模式切换的装置与方法，尤其是
指在音频串行接口主模式下解决串行时钟(包括位时钟BCLK和帧时钟 LRCK)冲突的装置与方法。
背景技术：
音频串行接口是一种广泛应用于音频处理领域的串行通信技术。为了便 于与其它芯片的通信，现在的音频处理芯片内部通常都集成了主从模式的音 频串行接口。如图1所示，当其它芯片能提供串行位时钟BCLK和帧时钟 LRCK时，音频处理芯片的串行接口工作在从模式，串行位时钟BCLK和帧 时钟LRCK作为音频处理芯片的输入；如图2所示，当其它芯片不提供串行 位时钟BCLK和帧时钟LRCK时，音频处理芯片的串行接口工作在主模式， 音频处理芯片内部产生串行位时钟BCLK和帧时钟LRCK，供音频串行接口 使用，同时作为音频处理芯片的输出提供给其它芯片。
由于音频处理芯片中的音频串行接口在主模式或者从模式下都可以工 作，而音频串行接口具体工作在主模式或者从模式需要由用户来设置，这样 就难免出现用户设置出现错误的情况。当音频串行接口设置成主模式时，串 行位时钟BCLK和帧时钟LRCK作为芯片的输出，如果此时其它芯片的设置 出现错误，例如其它芯片上的串行位时钟BCLK和帧时钟LRCK也作为输出， 就会出现两个芯片同时驱动一个信号，而当音频处理芯片的输出和其它芯片 的输出分别为不同电平(例如音频处理芯片输出高电平，而其它芯片输出低 电平)时，就会导致短路，甚至会损毁芯片。 '
发明内容
本发明的目的是，提出一种自动检测控制装置，用以解决音频串行接口
在主模式下，串行时钟(包括位时钟BCLK和帧时钟LRCK)输入输出切换时
可能发生的冲突。
本发明的另一目的是，提出一种自动检测控制方法，使得音频串行接口 工作在主模式时，能够自动检测串行位时钟BCLK和帧时钟LRCK是否有外 部输入，避免在用户设置错误时出现芯片损毁的情况。
本发明的目的是这样实现的
一种带冲突检测的音频串行接口主从模式切换的装置，包括检测控制单 元、冲突检测单元、输出使能判决单元、时钟发生器、选择器、输入缓冲器 和三态缓冲器及双向引脚；其中
所述的检测控制单元，控制冲突检测单元何时开始检测以及检测持续时
间；在所述的串行接口在主模式下开始工作之前首先对输入的时钟信号进行 检测；
所述的冲突检测单元，用于检测双向引脚上是否有时钟信号输入；
所述的输出使能判决单元根据主从模式状态及所述冲突检测单元检测 的结果控制所述三态缓冲器输出端的打开及闭合；
所述的时钟发生器，在主模式下产生相应的时钟信号，同时送给芯片内 部和三态缓冲器的输入端；
所述的选择器，在主模式下选择所述的时钟发生器产生的时钟信号，在 从模式下选择双向弓1脚经过所述的缓冲器输入的时钟信号；
所述的输入缓冲器，作为双向引脚的输入；
所述的三态缓冲器，输出所述的时钟发生器产生的时钟信号到双向引 脚，其使能端由所述的输出使能判决单元控制。
所述的冲突检测单元如果在检测持续时间内检测到双向引脚上的时钟 信号输入达到Nl个时钟周期(N1^1)，则认为双向引脚上有时钟信号输入， 否则认为双向引脚上没有时钟信号输入。
所述的检测控制单元的检测持续时间，与可能出现的串行时钟信号的最 低频率相关，以保证在这段时间内至少能检测到Nl个最低频率的串行时钟周期。
所述的输出使能判决单元在串行接口主模式下，在所述的冲突检测单元 检测到双向引脚上有时钟信号输入时，关闭三态缓冲器输出；如果经过检测 持续时间后仍未检测到双向引脚上有时钟信号输入时，所述的输出使能判决
单元才会打开三态缓冲器输出；所述的输出使能判决单元在串行接口从模式 下，会一直关闭三态缓冲器输出。
所述的时钟信号包括串行位时钟BCLK信号及帧时钟LCLK信号。
一种带冲突检测的音频串行接口主从模式切换的方法，在串行接口的主 模式下，芯片每次从省电模式进入正常工作模式之前都会先对输入时钟信号 的引脚进行检测，经过一段时间检测后，仍然没检测到有该时钟信号的输入， 才会将内部的时钟信号发生器产生的时钟信号输出到引脚上；如果有检测到 该时钟信号的输入，则禁止时钟信号发生器产生的时钟信号输出到引脚上， 从而避免串行接口主模式下的时钟信号输出与引脚上的时钟输入发生冲突。
在串行接口的主模式下，时钟发生器根据用户设置的分频系数N对系统 主时钟进行分频产生时钟信号，同时选择器切换开关，选择时钟发生器产生 的时钟信号送给芯片内部的音频串行口作为音频串行接口的时钟信号；接下 来检测控制单元根据芯片工作状态发出指令，指示冲突检测单元开始工作， 检测是否有时钟信号输入。
检测是否有时钟信号的输入的方法为冲突检测单元对时钟信号进行计 数，如果计数器的值达到N1(N1S1)，则认为音频串行接口有时钟信号输入， 并将检测结果送给输出使能判决单元；输出使能判决单元继续关闭三态缓冲 器的输出使能，同时芯片会进入省电模式，避免把位时钟发生器产生的时钟 信号输出到引脚上；如果经过检测持续时间后，没有检测到有时钟信号，或 者检测到时钟信号的周期个数小于Nl个，则认为音频串行接口没有时钟信 号输入，并将检测结果送给输出使能判决单元，然后输出使能判决单元打开 三态缓冲器的输出使能，把时钟发生器产生的时钟信号输出到引脚上。
当主从模式选择MODE设置成从模式时，由芯片外部提供时钟信号作为 芯片的输入信号，输出使能判决单元关闭三态缓冲器，输出高阻态，位时钟 发生器不工作，同时检测控制单元发出指令，使得冲突检测单元不工作，选择器选择输入缓冲器的输出送给芯片内部的音频串行口作为音频串行接口的 时钟信号。
本发明的效果
本发明的带冲突检测的音频串行接口主从模式切换装置与方法，可以解
决音频串行接口在主模式下，串行时钟(包括位时钟BCLK和帧时钟LRCK)
输入输出切换时可能发生的冲突问题，使得音频串行接口工作在主模式时，
能够自动检测串行位时钟BCLK和帧时钟LRCK是否有外部输入，避免在用 户设置错误时出现芯片损毁的情况。
图1为音频处理芯片的音频串行接口工作在从模式的示意图； 图2为音频处理芯片的音频串行接口工作在主模式的示意图； 图3为本发明的结构设置方块图。
具体实施例方式
下面结合附图对本发明的带冲突检测的音频串行接口主从模式切换的 装置与方法的具体实施方式
作详细说明。
如图3所示，本发明的实施案例是音频串行接口主模式下位时钟BCLK 的冲突检测装置与方法，主要由以下模块组成检测控制单元1、冲突检测 单元2、输出使能判决单元3、位时钟发生器4、选择器5、输入缓冲器6和 三态缓冲器7。引脚、输入缓冲器6和三态缓冲器7构成了一个双向端口， 如图中虚线框所示。
检测控制单元l:冲突检测单元2的控制装置。当用户把音频串行接口 设置成主模式后，芯片进入正常工作之前，指示冲突检测单元2开始检测。 检测持续时间Tl根据芯片的最慢的音频采样率来确定，典型值为10 500微 秒，本实施案例为300微秒。冲突检测单元2持续检测Tl时间后，检测控 制单元l发出指令，让冲突检测单元2停止检测。在芯片上电或者进入省电 模式时，检测控制单元1会发出冲突检测单元2的复位信号，清除检测单元 2的检测结果。冲突检测单元2:对输入的音频串行接口的位时钟BCLK进行检测。在
接收到检测控制单元1发出的开始检测指令后，冲突检测单元2开始检测音 频串行接口的位时钟BCLK。当检测到位时钟BCLK有N1个周期(N&1，本 实施案例N^2)后，认为音频串行接口有位时钟BCLK输入，并将检测结果 送给输出使能判决单元3;如果经过检测持续时间T1后，还没有检测到有位 时钟BCLK信号，或者检测到位时钟BCLK的周期个数小于N1个，则认为 音频串行接口没有位时钟BCLK输入，并将检测结果送给输出使能判决单元 3。在检测结束后，冲突检测单元2保持检测结果直到接收到复位信号。
输出使能判决单元3:根据冲突检测单元2的检测结果来决定是关闭还 是打开三态缓冲器7的输出使能。在芯片进入正常工作之前，输出使能处于 关闭状态；在音频串行接口的主模式下，芯片进入正常工作，而且冲突检测 单元2没有检测到有位时钟BCLK输入时，输出使能判决单元3打开三态缓 冲器7的输出使能，输出位时钟发生器4产生的位时钟BCLK信号，送给双 向引脚。
位时钟发生器4:根据用户设置的分频系数N，对主时钟进行N分频， 产生主模式下音频串行接口的位时钟BCLK。
选择器5:选择音频串行接口的位时钟BCLK输入源。在主模式下，选 择器5选择位时钟发生器4产生的位时钟信号作为音频串行接口的位时钟 BCLK输入；在从模式下，选择芯片引脚输入的位时钟信号作为音频串行接 口的位时钟BCLK输入。
输入缓冲器6:作为音频串行接口的位时钟BCLK的输入缓冲器
三态缓冲器7:作为音频串行接口的位时钟BCLK的输出三态缓冲器， 输出使能由输出使能判决单元3控制。
当主从模式选择MODE设置成从模式时，由芯片外部提供位时钟 BCLK，位时钟BCLK作为芯片的输入，输出使能判决单元3关闭三态缓冲 器7，输出高阻态，位时钟发生器4不工作，同时检测控制单元1发出指令， 使得冲突检测单元2不工作，选择器5选择输入缓冲器6的输出送给芯片内 部的音频串行口作为音频串行接口的位时钟BCLK。 '当主从模式选择MODE设置成主模式时，位时钟发生器4根据用户设置的分频系数N对系统主时钟进行分频产生位时钟BCLK，同时选择器5切换 开关，选择位时钟发生器4产生的位时钟BCLK送给芯片内部的音频串行口 作为音频串行接口的位时钟BCLK。此时芯片还未进入正常工作模式，冲突 检测单元2处于复位状态，三态缓冲器7仍然处于关闭状态。接下来检测控 制单元1根据芯片工作状态发出指令，指示冲突检测单元2开始工作，检测 是否有位时钟BCLK输入。冲突检测单元2对位时钟BCLK输入信号进行计 数，如果计数器的值达到N1 (Nld，本实施案例Nt2)，则认为音频串行接 口有位时钟BCLK输入，并将检测结果送给输出使能判决单元3。输出使能 判决单元3继续关闭三态缓冲器7的输出使能，同时芯片会进入省电模式， 避免把位时钟发生器4产生的位时钟BCLK信号输出到引脚上，从而引起行 骗的损毁。
经过检测持续时间Tl后，检测控制单元1指示冲突检测单元2结束检 测状态。此时如果还没有检测到有位时钟BCLK信号，或者检测到位时钟 BCLK的周期个数小于N1个，则认为音频串行接口没有位时钟BCLK输入， 并将检测结果送给输出使能判决单元3。然后输出使能判决单元3打开三态 缓冲器7的输出使能，把位时钟发生器4产生的位时钟BCLK信号输出到引 脚上。接着芯片就进入正常工作。
音频串行接口主模式下帧时钟LRCK的冲突检测装置与方法，与位时钟 BCLK的冲突检测装置与方法一致，有独立的检测控制单元、冲突检测单元、 输出使能判决单元、帧时钟发生器、选择器、输入缓冲器和三态缓冲器。其 中检测控制单元可以共用，帧时钟LRCK与位时钟BCLK可以同时开始检测， 可以有相同的持续检测时间。
本发明的技术内容及技术特征己揭示如上，然而熟悉本领域的技术人员 仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰， 因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离 本发明的替换及修饰，并为本专利申请权利要求所涵盖。
权利要求
1.一种带冲突检测的音频串行接口主从模式切换的装置，其特征在于该装置包括检测控制单元、冲突检测单元、输出使能判决单元、时钟发生器、选择器、输入缓冲器和三态缓冲器及双向引脚；其中所述的检测控制单元，控制冲突检测单元何时开始检测以及检测持续时间；在所述的串行接口在主模式下开始工作之前首先对输入的时钟信号进行检测；所述的冲突检测单元，用于检测双向引脚上是否有时钟信号输入；所述的输出使能判决单元根据主从模式状态及所述冲突检测单元检测的结果控制所述三态缓冲器输出端的打开及闭合；所述的时钟发生器，在主模式下产生相应的时钟信号，同时送给芯片内部和三态缓冲器的输入端；所述的选择器，在主模式下选择所述的时钟发生器产生的时钟信号，在从模式下选择双向引脚经过所述的缓冲器输入的时钟信号；所述的输入缓冲器，作为双向引脚的输入；所述的三态缓冲器，输出所述的时钟发生器产生的时钟信号到双向引脚，其使能端由所述的输出使能判决单元控制。
2. —种如权利要求1所述的带冲突检测的音频串行接口主从模式切换 的装置，其特征在于所述的冲突检测单元如果在检测持续时间内检测到 双向引脚上的时钟信号输入达到N1个时钟周期(Nia)，则认为双向引脚上 有时钟信号输入，否则认为双向引脚上没有时钟信号输入。
3. —种如权利要求2所述的带冲突检测的音频串行接口主从模式切换 的装置，其特征在于所述的检测控制单元的检测持续时间，与可能出现 的串行时钟信号的最低频率相关，以保证在这段时间内至少能检测到N1个 最低频率的串行时钟周期。
4. 一种如权利要求1所述的带冲突检测的音频串行接口主从模式切换的装置，其特征在于所述的输出使能判决单元在串行接口主模式下，在所述的冲突检测单元检测到双向引脚上有时钟信号输入时，关闭三态缓冲 器输出；如果经过检测持续时间后仍未检测到双向引脚上有时钟信号输入时，所述的输出使能判决单元才会打开三态缓冲器输出；所述的输出使能判决单元在串行接口从模式下，会一直关闭三态缓冲器输出。
5. —种如权利要求1至4任意一项所述的带冲突检测的音频串行接口 主从模式切换的装置，其特征在于所述的时钟信号包括串行位时钟BCLK 信号及帧时钟LCLK信号。
6. —种如权利要求1所述的带冲突检测的音频串行接口主从模式切换 的方法，其特征在于在串行接口的主模式下，芯片每次从省电模式进入 正常工作模式之前都会先对输入时钟信号的引脚进行检测，经过一段时间 检测后，仍然没检测到有该时钟信号的输入，才会将内部的时钟信号发生 器产生的时钟信号输出到引脚上；如果有检测到该时钟信号的输入，则禁 止时钟信号发生器产生的时钟信号输出到引脚上，从而避免串行接口主模 式下的时钟信号输出与引脚上的时钟输入发生冲突。
7. —种如权利要求6所述的带冲突检测的音频串行接口主从模式切换 的方法，其特征在于在串行接口的主模式下，时钟发生器根据用户设置 的分频系数N对系统主时钟进行分频产生时钟信号，同时选择器切换开关， 选择时钟发生器产生的时钟信号送给芯片内部的音频串行口作为音频串行 接口的时钟信号；接下来检测控制单元根据芯片工作状态发出指令，指示 冲突检测单元开始工作，检测是否有时钟信号输入。
8. —种如权利要求6所述的带冲突检测的音频串行接口主从模式切换 的方法，其特征在于检测是否有时钟信号的输入的方法为冲突检测单 元对时钟信号进行计数，如果计数器的值达到N1 (Nl》1)，则认为音频串 行接口有时钟信号输入，并将检测结果送给输出使能判决单元；输出使能 判决单元继续关闭三态缓冲器的输出使能，同时芯片会进入省电模式，避 免把位时钟发生器产生的时钟信号输出到引脚上；如果经过检测持续时间 后，没有检测到有时钟信号，或者检测到时钟信号的周期个数小于N1个， 则认为音频串行接口没有时钟信号输入，并将检测结果送给输出使能判决 单元，然后输出使能判决单元打开三态缓冲器的输出使能，把时钟发生器产生的时钟信号输出到引脚上。
9. 一种如权利要求6所述的带冲突检测的音频串行接口主从模式切换 的方法，其特征在于当主从模式选择MODE设置成从模式时，由芯片外部 提供时钟信号作为芯片的输入信号，输出使能判决单元关闭三态缓冲器， 输出高阻态，位时钟发生器不工作，同时检测控制单元发出指令，使得冲 突检测单元不工作，选择器选择输入缓冲器的输出送给芯片内部的音频串 行口作为音频串行接口的时钟信号。
10. —种如权利要求6至10任意一项所述的带冲突检测的音频串行接 口主从模式切换的方法，其特征在于所述的时钟信号包括串行位时钟BCLK 信号及帧时钟LCLK信号。
全文摘要
一种用于解决音频串行接口在主模式下，串行时钟(包括位时钟BCLK和帧时钟LRCK)输入输出切换时可能发生的冲突的装置与方法。在音频处理的硅管芯片上，用户使用音频串行接口的主模式，在进入正常工作模式之前，首先检测是否有串行时钟，如果检测到有串行时钟输入，音频串行接口的主模式不会输出串行时钟，避免串行时钟的冲突，乃至引起芯片的损毁；如果持续一段时间检测以后，仍然没有检测到有串行时钟输入，音频串行接口的主模式才输出串行时钟，然后芯片进入正常工作模式；本发明解决了音频串行接口在主模式下，串行时钟输入输出切换时可能发生的冲突问题。
文档编号G06F3/16GK101408838SQ20081018117
公开日2009年4月15日 申请日期2008年11月26日 优先权日2008年11月26日
发明者青 凌, 张保华, 清 於, 李跃辉, 坤 林, 燕 王 申请人:苏州顺芯半导体有限公司