涉密计算机内外网数据安全交换装置的制作方法

专利名称：涉密计算机内外网数据安全交换装置的制作方法
技术领域：
本实用新型涉及一种计算机的部件,更具体地讲,本实用新型涉及一种与 涉密计算机相关的部件，尤其是指一种涉密计算机内外网数据安全交换装置。
在国际专利分类表中本实用新型应该分为G06大类。 背条技术
众所周知,在使用涉密计算机进行办公时要经常地与外界进行沟通联系.
涉密计算机采用双硬盘结构，将上网硬盘与处理重要信息的硬盘分开。在办公 中经常需要将外网硬盘上相关文件转移到内网硬盘上进行处理，因而容易使 外网中的各种病毒通过移动存储设备感染到内网；此外，通过摆渡等技术还可 以窃取内网的重要资料，从而造成重要信息泄漏或泄密；同时也会破坏内网操 作装置及重要数据，甚至造成装置瘫痪，给办公带来麻烦和重大损失。
实用新型内容
本实用新型的目的在于针对上述已有技术的不足，在外网信息向内网流 动时，提供可以确保内网资料不会向外网泄漏和转移的、不会感染病毒的、 能够保证涉密计算机工作安全的一种涉密计算机内外网数据安全交换装置。
本实用新型的目的是通过下述技术方案实现的
所述的安全交换装置包括USB扩展桥部分、切换控制部分和数据交换区部分。
所述的USB扩展桥部分和计算机USB总线相互连接，所述的USB扩展桥 部分通过可读写数据线和所述的数据交换区部分相互连接，所述的USB扩展桥部分通过控制数据线接向所述的切换控制部分。所述的切换控制部分通过 读写控制线接向所述的数据交换区部分，所述的切换控制部分接向内网硬盘 电源，所述的切换控制部分接向外网硬盘电源。所述的切换控制部分接有电 源。所述的安全交换装置还附有接口。
所述USB扩展桥部分包括第六集成电路U6、第二集成电路U2、第二晶 振Y2、第三电容C3、第六电容C6、第七电容C7、第十七电容C17、第四十 一电容C41、第四十二电容C42、第五电阻R5、第六电阻R6、第十一电阻Rll、 第十二电阻R12、第十三电阻M3、第十四电阻R14、第十五电阻R15、第十 六电阻R16、第十八电阻R18、第十九电阻R19、第二十电阻R20、第二十一 电阻R21、第二十二电阻R22、第二十三电阻R23、第二十四电阻R24、第一 百零九电阻R109和第一百一^h二电阻R112。
所述的第六集成电路U6的10脚一VCC50端和第二集成电路U2的7、 8 脚分别接+5V ;所述的第六集成电路U6的11脚一GND 50、 19脚一AGND端 以及第二集成电路U2的3脚分别接GND;所述的第十七电容Cl7的一端接GND, 其另一端接所述的第二集成电路U2的6脚；所述的第五电阻R5的一端和所 述的第六电阻R6的一端分别接+5V，所述的第五电阻R5的另一端接所述的 第六集成电路U6的9脚，所述的第六电阻R6的另一端接所述的第六集成电 路:i6的14脚；所述的第七电容C7的一端接+5V，其另一端接GM);所述的第 三电容C3的一端、第六电容C6的一端分别接GND，所述的第三电容C3的另 一端接第二晶振Y2的一端和所述的第六集成电路U6的21脚一XTAL2脚，所 述的第六电容C6的另一端分别接第二晶振Y2的另一端和所述的第六集成电 路U6的20脚一XTAL1脚；所述的第四十一电容C41的一端和第四十二电容C42的一端分别接地，而它们的另一端均接所述的第六集成电路U6的12脚一 VCC3V;所述的第十九电阻R19的一端接所述的VCC3V，其另一端接USB—D 端； 连接计算机主板的USB总线由USB—DM端、USB—DP端分别通过第十五电阻 R15和第十六电阻R16分别与所述的第六集成电路U6的25、 26脚相连；经过 所述的第六集成电路U6扩展后分出三路USB总线一USB1总线、USB2和USB4 总线；所述的USB1总线包括USB1—DP信号线和USB1—DM信号线、所述的USB2 总线包括USB2—DP信号线和USB2—DM信号线、所述的USB4总线包括USB4 一DP信号线和USB4—DM信号线，上述的USB1—DP信号线一28脚和USB] —DM 信号线一27脚分别与第十八电阻R18、第二十电阻R20的一端连接，上述的 USB2—DP信号线一2脚和USB2—DM信号线一1脚分别与第一百零九电阻R10S 和第 一百一^h二电阻Rl 12的一端连接，上述的USB4—DP信号线一6脚和USB4 一E'M信号线一5脚分别与第二十四电阻R24的一端和第二十一电阻R21的一 端连接；上迷的第十八电阻R18的另一端、第二十电阻R20的另一端、第一 百零九电阻R109的另一端、 一百一^h二电阻R112的另一端、第二十四电阻 R24另一端和第二十一电阻R21的另一端分别接地；上述的USB1—DP信号线 —28脚和USB1—DM信号线一27脚分别与第十一电阻Rll、第十二电阻R12 的一端连接；所述的第十一电阻Rll的另一端、第十二电阻R12的另一端分 别与USB1—DP端和USB1—DM端连接；上述的USB2—DP信号线一2脚和USB2 —DM信号线一1脚分别与第十三电阻R13和第十四电阻R14的一端连接；所 述的第十三电阻R13的另一端和第十四电阻R14的另一端分别与USB2—DF 端和USB2—DM端连接；上述的USB4—DP信号线一6脚和USB4—DM信号线一 5脚分别与第二十三电阻R23和第二十二电阻R22的一端连接；所述的第二十三电阻R23另一端和第二十二电阻R22的另一端分别与USB4—DP端和USB4 —DM端连接。
所述的切换控制部分包括第一集成电路Ul、第三集成电路U3、第四集 成电路U4、第五集成电路U5、第一晶体管Q1、第二晶体管Q2、第一晶振Y1、 第一稳压二极管D1、第二稳压二极管D2、第三发光二极管D3、第一电容C1、 第二电容C2、第五电容C5、第八电容C8、第十一电容Cll、第十二电容C12、 第十三电容C13、第十四电容C14、第十五电容C15、第十六电容C16、第二 电阻R2、第三电阻R3、第四电阻R4、第七电阻R7、第八电阻R8、第九电阻 R9、第十电阻R10和第十七电阻R17。
所述的第三集成电路U3的3脚、8脚分别接+5V，其4脚接GND，其7脚 分别连接第三电阻R3的一端和所述的第一集成电路Ul的1脚一RST端；所 述的第三电阻R3的另一端分别接所述的第三集成电路U3的8脚和+W;所述
的第三集成电路U3的so、 si、 sa端分别依次连接所述的第一集成电
路U1的S0—14脚、SI — 11脚、5—15脚、SCK—16脚；所述的第一电容C1 的一端和第二电容C2的一端同时接地，所述的第一电容C 1的另一端分别 接第一晶振Y1的一端和第一集成电路U1的4脚，所述的第二电容C 2的另 一端分别接第一晶振Y1的另一端和第一集成电路U1的5脚；所述的第二电 阻R2的一端、第四电阻R4的一端分别接+5V;所述的第二电阻R2的另 一端 接所述的第一集成电路U1的19脚一P1.7，所述的第四电阻R4的另一端接所 述的第一集成电路U1的18脚一P1. 6;所述的第一集成电路U1的17脚一Pl. 5 为交换区读写控制端一WP端；所述的第十七电阻R17的一端接+5V，其另一端 接所述的第三发光二极管D3的正极，而第三发光二极管D3的负极接所述的第一集成电路U1的12脚一P1.0;由包括第一晶体管Ql、第二晶体管Q2、第 五集成电路U5和第四集成电路U4的器件构成开关电路；所述的第十一电容 Cll的一端和第十二电容C12的一端分别接地，而所述的第十一电容Cll的另 一端和第十二电容C12的另一端都接所述的第四集成电路U4的1、 2、 3脚 和PAI端；所述第一晶体管Q1的G端接所述的第一集成电路U1的18脚一P1. 6， 第二晶体管Q2的G端接所迷的第一集成电路Ul的19脚一Pl. 7;所述第一 晶体管Ql的D端接所述的第五集成电路U5的4脚，第二晶体管Q2的D端接 所述的第四集成电路U4的4脚；所述第一晶体管Ql的S端接地，所述第二 晶体管Q2的S端接地；所述的第二稳压二极管D2的正极和所述的第九电阻 R9的一端均接地，而所述的第二稳压二极管D2的负极和第九电阻R9另一端 以及所述的第十电阻R10的一端接所述的第四集成电路U4的4脚；所述的第 十电阻R10的另一端接+19V,第八电容C8 —端连接所述的第四集成电路U4 的4脚，第八电容C8另一端接地；所述的第五电容C5正端接第四集成电路IM 的5、 6、 7、 8脚一PA2端，所述的第五电容C5负端接地。所述的第十四电 容C14的一端和第十五电容C15的一端分别接地，而所述的第十四电容C14 的另一端和第十五电容C15的另一端接所述的第五集成电路U5的1、 2、 3 脚一PBI端；所述的第一稳压二极管Dl的正极和所述的第七电阻R7的一端 均接地，而所述的第一稳压二极管Dl的负极和所述的第七电阻R7的另一端 以及第八电阻R8—端均接所述的第五集成电路U5的4脚；所述的第八电阻R8 的另一端接+19V ,所述的第十三电容C13的一端接地，所述的第十三电容C12 另一端接所述的第五集成电路U5的4脚；所述的第十六电容C16正端接第五 集成电路U5的5、 6、 7、 8脚一PB2端，所述的第十六电容C16负端接地。所迷的数据交换区部分包括第一百零一集成电路UlOl、第一百零二集 成电路U102、第三晶振Y3、第四发光二极管D4、第四电容C 4、第一百零 一电容ClOl、第一百零二电容C102、第一百零三电容C1(B、第一百零四电 容C104、第一百零八电容C108、第一百零九电容C109、第一百一""h —电容 Clll、第一百一十二电容C112、第一百零一电阻RIOI、第一百零二电阻R102、 第一百零六电阻R106和第一百零七电阻R107。
+5 V电源分别连接第四电容C 4的正极和第一百零七电阻R107的一端， 第四电容C 4的负极接地，第一百零七电阻R107的另一端接VDD50—第一百 零二集成电路U102的1脚；第一百零二集成电路U102的7脚接USB2—DP 端，第一百零二集成电路U102的8脚接USB2—DM端。第一百零二集成电路 U102的数据总线一FDATA-0至FDATA-7和控制总线一FWRN、 FALE、 FCLE、 FCENO、 FRDN、 FRBG分别对应地接第一百零一集成电路U101的数据总线一 FDATA-0至FDATA-7和控制总线一FWRN、 FALE、 FCLE、 FCENO、 FRDN、 FRB();所 述的第一百零一集成电路UIOI的1、 19脚和第一百零二集成电路U102的46 脚、47脚均接在一起；第一百零一电容C101 —端接地，其另 一端分别接VDD33 和第一百零二集成电路U102的6脚，第一百零二电容C102 —端接地，其另 一端分别接VDD33和第一百零二集成电路U102的2脚。第一百零八电容C108 的一端和第一百零九电容C109的一端分别接VDD18和第一百零二集成电路 U102的13脚，第一百零八电容C108的另一端和第一百零九电容C109的另 一端分别接地；第一百零三电容C103的一端接地，其另一端分别连接VDD18 和第一百零二集成电路U102的3脚与4脚。第一百零二集成电路U102的9 脚、12脚和48脚分别接地。第一百零二集成电路U102的7脚接USB2—DP端，第一百零二集成电路U102的8脚接USB2—DM端。第一百零二电阻R102 一端接地，其另一端接第一百零二集成电路U102的5脚。第一百零二集成电 路U102的27脚一WP端为读写控制端。第一百一^h —电容Clll的一端、第 一百一~h二电容C112 —端分别接地，第一百一^f"一电容Clll的另一端连接 第三晶振Y3的一端和第一百零二集成电路U102的11脚-XO，第一百一^"h二 电容C112另一端连接第三晶振Y3的另一端和第一百零二集成电路U102的1C 脚-XI。第四发光二极管D4负极接第一百零二集成电路U102的LED端，第 四发光二极管D4正极串联第一百零六电阻R106后接VDD33。第一百零一电 阻RIOI的一端接VDD33，其另一端接第一百零一集成电路U101的4、 5、 7脚。 第一百零四电容C104的一端分别接VDD33和第一百零一集成电路U101的H 脚、37脚，其另一端接地。第一百零一集成电路U101的13、 36、 38、 39均 接地。所述的接口包括内外网切换控制电路接口 Pl、 USB电路接口 P2和复 位电5^口 P3;
由于本实用新型采用了上述的技术方案，相对于已有技术而言，在使.用涉 密计算机进行办公时，在把外网硬盘上的相关资料转移到内网硬盘上进行处理 的过程中，可以确保各种病毒不会感染到内网，也可以防止信息的泄漏或泄 密，也不会使内网的数据受到破坏，可以确保操作装置安全的运行，从而改善 了办公环境,提高了工作的可靠性。以下结合附图对本实用新型进行说明，其中
附

图1为本实用新型的总体电路方框图。
附图2—1为本实用新型的USB扩展桥部分电路原理图。附图2 — 2为本实用新型的USB扩展桥部分的外部晶振电路原理图。 附图2 — 3为本实用新型的USB总线转串口通信电路原理图。 附图3—1为本实用新型的看门狗电路原理图。 附图3—2为本实用新型的微控制器电路原理图。 附图3—3为本实用新型的内网控制电路原理图。 附图3—4为本实用新型的外网控制电路原理图。 附图4一1为本实用新型的存储器电路原理图。 附图4一2为本实用新型的U盘控制器电路原理图。 附图4一3为本实用新型的数据交换区读写指示电路原理图。 附图4—4为本实用新型的U盘控制器供电电路原理图。 附图4一5为本实用新型的U盘控制器外部晶振电路原理图。 附图5 — 1为本实用新型的内外网切换控制电膝接口。 附图5 — 2为本实用新型的USB电落接口。 附图5 — 3为本实用新型的复位电膝接口。
具体实施方式

以下结合附图和实施例对本实用新型进一步说明，其中附图1为本实用 新型一个实施例的总体电路方框图。从该图中看到，所述的安全交换装置包 括USB扩展桥部分、切换控制部分和数据交换区部分。所述的USB扩展桥部 分和计算机USB总线相互连接，所述的USB扩展桥部分通过可读写数据线和 所述的数据交换区部分相互连接，所述的USB扩展桥部分通过控制数据线接 向所述的切换控制部分。所述的切换控制部分通过读写控制线接向所述的数 据交换区部分，所述的切换控制部分接向内网硬盘电源，所述的切换控制部分接向外网硬盘电源。所述的切换控制部分接有电源。所述的安全交换装置 还附有接口。
附图2至附图5的各个分图给出了更为详细的具体连接关系。下面详细 叙述具体实施例的内容
附图2 — 1至2 — 3示出了实施例的USB扩展桥部分的详细的电路结构。 该部分包括第六集成电路U6、第二集成电路U2、第二晶振Y2、第三电容 C3、第六电容C6、第七电容C7、第十七电容C17、第四十一电容C41、第四 十二电容C42、第五电阻R5、第六电阻R6、第十一电阻Rll、第十二电阻R12、 第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十 八电阻R18、第十九电阻R19、第二十电阻R20、第二十一电阻R21、第二十 二电阻R22、第二十三电阻R23、第二十四电阻R24、第一百零九电阻R109 和第一百一^h二电阻R112。其具体地连接关系如下
第六集成电路U6的10脚一VCC50端和第二集成电路U2的7、 8脚分别 接+5V ;第六集成电路U6的11脚一GND 50、 19脚一AGND端以及第二集成 电路U2的3脚分别接GND;第十七电容C17的一端接GND，其另一端接所述 的第二集成电路U2的6脚；第五电阻R5的一端和第六电阻R6的一端分别 接+5V，第五电阻R5的另一端接第六集成电路U6的9脚，第六电阻M的另 —端接所述的第六集成电路U6的14脚；第七电容C7的一端接+5V,其另一 端接GND;第三电容C3的一端、第六电容C6的一端分别接GND，第三电容C3 的另一端接第二晶振Y2的一端和第六集成电路U6的21脚一XTAL2脚，第六 电容C6的另一端分别接第二晶振Y2的另一端和第六集成电路U6的20脚一 XTAL1脚；第四十一电容C41的一端和第四十二电容C42的一端分别接地，而它们的另一端均接第六集成电路U6的12脚一VCC3V;第十九电阻R19的一端 接VCC3V，其另 一端接USB—DP端；连接计算机主板的USB总线由USB—DM端、 USB—DP端分别通过第十五电阻R15和第十六电阻R16分别与第六集成电路 116的25、 26脚相连；经过第六集成电路U6扩展后分出三路USB总线一USB1 总线、USB2和USB4总线；USB1总线包括USBl—DP信号线和USB1—DM信号 线、USB2总线包括USB2—DP信号线和USB2—DM信号线、USB4总线包括USB4 —DP信号线和USB4—DM信号线，上述的USB1—DP信号线一28脚和USBl —DM 信号线一27脚分别与第十八电阻R18、第二十电阻R20的一端连接，上述的 USB2—DP信号线一2脚和USB2—DM信号线一1脚分别与第一百零九电阻R109 和第一百一-h二电阻R112的一端连接，上述的USB4—DP信号线一6脚和USB4 一DM信号线一5脚分别与第二十四电阻R24的一端和第二十一电阻R21的一 端连接；上述的第十八电阻R18的另一端、第二十电阻R20的另一端、第一 百零九电阻R109的另一端、 一百一"h二电阻R112的另一端、第二十四电阻 R24另一端和第二十一电阻R21的另一端分别接地；上述的USB1—DP信号线 —28脚和USB1—DM信号线一27脚分别与第十一电阻Rll、第十二电阻R12 的一端连接；第十一电阻Rll的另一端、第十二电阻R12的另一端分别与USB1 —DP端和USB1—DM端连接；上述的USB2—DP信号线一2脚和USB2—DM信号 线一1脚分别与第十三电阻R13和第十四电阻R14的一端连接；第十三电阻 R13的另一端和第十四电阻R14的另一端分别与USB2—DP端和USB2—DM端 连接；上述的USB4—DP信号线一6脚和USB4—DM信号线一5脚分别与第二 十三电阻R23和第二十二电阻R22的一端连接；第二十三电阻R23另 一端和 第二十二电阻R22的另一端分别与USB4—DP端和USB4—DM端连接。其工作原理为所迷的USB扩展桥部分主要由第六集成电路U6、第二集 成电路U2、第二晶振Y2以及外围电路构成，U6为USB桥接器，通过USB-DP、 USB-DM和计算机USB总线相连，分出三路USB总线USB1 (包括USB1-DP、 USB1-DM)、 USB2(包括USB 2-DP、 USB2-DM)和USB 4 (备用)，上述信号线上分 别接了下拉电阻(R18、 R20、 R109、 R112、 R24、 R21)，为实现阻抗匹配，在上 述USB数据线上分别串联了电阻(R12 、 R!2、 R13、 R14、 R23、 R22)，其中一 路通过USB1-DP、 USB1-DM接第二集成电路U2，通过所述的U2向微控制器发 送内外网切换状态数据；另一路通过USB2-DP、 USB2-DM接U盘控制器L102, 用于计算机和交换区之间数据的传送(见图2-1)。第二晶振Y2、第三电客C3、 第六电容C6与第六集成电路U6内部的反相器构成晶体振荡电路，为第六集 成电路U6提供12MHz的时钟(见图2-2);第二集成电路U2为USB转B.S232 桥接器CP2102，其作用是将USB总线转换为串口通信端口 ，使计算机通过串口 通信方式对微控制器发送数据进行控制(图2-3)。
附图3—1至3 — 4示出了切换控制部分详细的电路结构，该部分主要由 第一集成电路U1、第三集成电路U3、第四集成电路U4、第五集成电路U5、 第一晶体管Q1、第二晶体管Q2、第一晶振Y1、第一稳压二极管D1、第二稳 压二极管D2、第三发光二极管D3等主要器件构成。其中U3为看门狗芯片X50", 电路上电时为微处理器提供复位脉冲，微处理器内程序出现异常的时候，可以 发出复位脉沖，使装置强行复位，以保证微控制器工作的可靠性；同时U3内置 的E》ROM存贮了内外网切换的状态数据，以保证计算机重启后进入已经设置 过的切换状态，其内部E2PROM数据的读写，由微处理器通过SPI总线控制(图 3-1)。第一集成电路U1为孩t控制器89C2051 ，Cl、 C2、 Y1和U1内部的反相器构成晶体振荡电路，向Ul提供12Mhz时钟；U1的1脚为复位端并和看门狗 U 3的RST端相连；Ul的2、 3脚通过TXD、 RXD与U2相连，用于接收计算机 发送过来的内外网切换状态数据，同时微控制器可及时把接收到的内外网切 换状态数据保存在U3中；U1的P1.0端控制LED发光管D3的亮与灭(高电平 时灭，低电平时亮)，D3用于指示内外网切换的状态，(外网时常亮，内网时 灭)；Ul的Pl. 2、 P1.3、 P1.4、 P3. 7端和U3通过SPI总线相连，及时将计算 机发送过来的切换状态数据保存在U 3中；Ul的P1.5端用于控制交换区中 U盘控制器的读写(高电平时可读写，低电平时只读)；U1的P1.6、 P1.7端分 别用于控制外网、内网电源的开启和关闭(低电平时开启，高电平时关闭)(图 3-2)。图3-3、图3-4分别为内、外网控制电路原理图，分别受微处理器Ul 的P1.7脚和P1.6脚控制，Q1、 Q2为N沟道场效应管2N7002，U4、 U5为N沟 道场效应管4410, Dl、 D2为11V稳压二;^及管。下面详述图3-3工作原理当 Pl. 7输出为l(高电平时)，场效应管Q2的D极和S极导通，U4的G端电压近 似OV，此时U4的D极和S极之间为高阻状态，内网硬盘电源断开；当Pl. 7输 出为O(低电平时)，场效应管Q2的D极和S极之间为高阻状态，U4的G极电 压在分压电阻R9、 R10及稳压二极管D2的作用下，大约稳定在11V左右，此 时U4的D极和S极导通，内网硬盘电源开启。下面详述图3-4工作原理:当 Pl. 6输出为l(高电平时)，场效应管Ql的D极和S极导通，U5的G端电压近 似0V,此时U5的D极和S极之间为高阻状态，外网硬盘电源断开；当Pl. 6输 出为O(低电平时)，场效应管Ql的D极和S极之间为高阻状态，U5的G极电 压在分压电阻R7、 R8及稳压二极管Dl的作用下，大约稳定在11V左右，此 时U5的D极和S极导通，外网硬盘电源开启。Ul的6脚连接接口 P3的SI端，当检测到SI端有下降沿脉沖时，强行将U3内E午ROM存储的切换状态数据 改写为外网数据状态。Ul的7脚连接计算机主板的RESET端，应用中微控制 器Ul —旦检测到RESET端的复位脉沖后，立即判断U 3的E2PROM中的内外 网切换状态数据进而执行相应的动作，如内外网切换状态数据为外网时，Ul 的P1.6输出为O(低电平)、PL 7为输出l(高电平)、PI. 5输出为l(高电 平)、P1.0输出为O(低电平)，此时外网硬盘电源开启，内网硬盘电源关闭， 交换区为可读写状态，LED发光管D3点亮；内外网切换状态数据为内网时，1)1 的P1.6输出为l(高电平)、P1.7为输出O(低电平)、P1. 5输出为0(低电 平)、P1.0输出为l(高电平)，此时内网硬盘电源开启，外网硬盘电源关闭， 交换区为只读状态，LED发光管D3灭。
附图4-1至4-5示出了本实用新型数据交换区部分详细的电路结构，该 部分包括第一百零一集成电路U101、第一百零二集成电路11102、第三晶振Y3、 第四发光二极管D4、第四电容C 4、第一百零一电容CIOI、第一百零二电容 C102、第一百零三电容C103、第一百零四电容C104、第一百零八电容C108、 第一百零九电容C109、第一百一^h —电容Clll、第一百一^h二电容C112、 第一百零一电阻RIOI、第一百零二电阻R102、第一百零六电阻R106和第一 百零七电阻R107。其连接关系和工作原理如下U101为NAND Flash芯片 K9G8G08U0M，用于存储交换数据，U102为U盘控制器CBM2091,用于控制和管 理Flash芯片中的数据，Y3为12MHz晶体振荡器。U盘控制器U102和扩展桥 部分U6扩展出的USB 口 (USB2-DP、 USB2-DM)相连，用于和计算机之间进行通 信；U102和U101之间通过8条数据总线(FDATA-0至FDATA-7)和6条控制总 线(FWRN、 FALE、 FCLE、 FCENO、 F画、FRBO)进4亍连接，实现U盘控制器对NANDFlash芯片的读写操作，同时U102内置了 3. 3V的电压输出，通过VDD33给NAND Flash芯片提供工作电压。ClOl、 C102、 C103、 C104、 C108、 C109在电/各中 是为了确保电源的稳定性而加的滤波电容。U102的RST-OUT端和RESET端相 连，同时又和NAND Flash芯片U101的1、 19脚相连，上电时为U盘控争:器和 NAND Flash芯片提供了复位脉冲，确保电路的正常工作。U102的27脚(WF' 端)为U盘控制器的读写控制端，高电平时为可读写状态，低电平时为只读状 态，该端由控制器Ul的PI. 5端进行控制，内网时该端口状态为低电平，外网 时该端口状态为高电平。LED发光管D4由U102的LED端控制，当数据交换区 处理数据读写时LED发光管闪动，空闲时LED发光管为常亮状态；为了减小上 电瞬间电源对U 102的沖击电流，保证芯片正常稳定的工作，在USB 口+5V电 源和VDD50电源之间串接了 5. 1Q的电阻，C4为滤波电容(图4-4);Clll、 C112、 Y3与U102内部的反相器构成晶体振荡电路，为U盘控制器工作提供 12MHz时钟(图4-5)。
附图5-1至5-3中示出了接口的连接图，所述的接口包括内外网切换控 制电i^lr口 Pl、 USB电,口 P2和复位电落接口 P3;
所述的接口 PI包括脚1、脚2、脚3、脚4和脚5;在所述的接口 PL中 脚1 4秦+19 V、脚2接PBl端、脚3接PB2端、脚4接PAl端、脚5接PA2
所述的P2接口包括脚1、脚2、脚3和脚4;在所述的接口 P2中脚1 接+5 V、脚2接USB-DM端、脚3接USB -DP端、脚4接地；
所述的接口 P3包括脚1和脚2;在所述的P3接口中脚1接RESET端， 脚2接SI端。所述的第一集成电路Ul的2脚一TXD、 3脚一RXD分别对应地连接所述 的第二集成电路U2的26、 25脚；第一百零二集成电路U102的27脚一WP端 连接所述的第一集成电路U1的17脚一Pl. 5,因为一目了然不再赘述。
所述的第一集成电路U1为微控制器芯片89C2051，所述的第六集成电路 U6为USB桥接器AU9254,所述的第二集成电路U2为USB转RS232桥接器CP2102、， 所述的第三集成电路U3为看门狗芯片内置E2PR0M X5045,所述的第一晶体 管Ql和第二晶体管Q2均为N沟道场效应管2 N7002,所述的第四集成电路 和所述的第五集成电路U5均为N沟道场效应管4410，所述的第一百零一集成 电路UIOI为HANDflash芯片K9G8G08UOM，所述的第一百零二集成电路U102 为II盘控制芯片CBM2091。上述的选择并不是唯一的，只要结构相似，功能相 同，完全可以等同的类似的选择其它型号的器件。
权利要求1. 一种涉密计算机内外网数据安全交换装置，其特征在于所述的安全交换装置包括USB扩展桥部分、切换控制部分和数据交换区部分；所述的USB扩展桥部分和计算机USB总线相互连接，所述的USB扩展桥部分通过可读写数据线和所述的数据交换区部分相互连接，所述的USB扩展桥部分通过控制数据线接向所述的切换控制部分；所述的切换控制部分通过读写控制线接向所述的数据交换区部分，所述的切换控制部分接向内网硬盘电源，所述的切换控制部分接向外网硬盘电源；所述的切换控制部分接有电源；所述的安全交换装置还附有接口。
2 .根据权利要求1所述的安全交换装置，其特征在于:所述USB扩展桥部分包括第六集成电路U6、第二集成电路U2、第二晶 振Y2、第三电容C3、第六电容C6、第七电容C7、第十七电容C17、第四十 一电容C41、第四十二电容C42、第五电阻R5、第六电阻R6、第十一电阻Rll、 第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十 六电阻R16、第十八电阻R18、第十九电阻R19、第二十电阻R20、第二十一 电阻R21、第二十二电阻R22、第二十三电阻R23、第二十四电阻R24、第一 百零九电阻R109和第一百一~h二电阻R112;所述的第六集成电i 各U6的10脚一VCC50端和第二集成电路U2的7、 8 脚分别接+5V ;所述的第六集成电路U6的11脚一GND 50、 19脚一AGM)端 以及第二集成电路U2的3脚分别接GND;所述的第十七电容C17的一端接GND, 其另一端接所述的第二集成电路U2的6脚；所述的第五电阻R5的一端和所述的第六电阻R6的一端分别4妄+5V，所述的第五电阻R5的另一端接所述的 第六集成电路U6的9脚，所述的第六电阻R6的另一端接所述的第六集成电 路U6的14脚；所述的第七电容C7的一端接+5V,其另一端接GND;所述的第 三电容C3的一端、第六电容C6的一端分别接GND,所述的第三电容C3的另 一端接第二晶振Y2的一端和所述的第六集成电路U6的21脚一XTAL2脚，所 述的第六电容C6的另一端分别接第二晶振Y2的另一端和所述的第六集成电 路U6的20脚一XTAL1脚；所述的第四十一电容C41的一端和第四十二电容 C42的一端分别接地，而它们的另一端均接所述的第六集成电路U6的12脚一 VCC3V;所述的第十九电阻R19的一端接所述的VCC3V,其另 一端接USB—DP端； 连接计算机主板的USB总线由USB—DM端、USB—DP端分别通过第十五电阻 R15和第十六电阻R16分别与所述的第六集成电路U6的25、 26脚相连；经过 所述的第六集成电路U6扩展后分出三路USB总线一USB1总线、USB2和USB4 总线；所述的USB1总线包括USB1—DP信号线和USB1—DM信号线、所述的USB2 总线包括USB2—DP信号线和USB2—DM信号线、所述的USB4总线包括USB4 一DP信号线和USB4—DM信号线，上述的USB1—DP信号线一28脚和USB] —DM 信号线一27脚分别与第十八电阻R18、第二十电阻R20的一端连接，上述的 USB2—DP信号线一2脚和USB2—DM信号线一1脚分别与第一百零九电阻R109 和第一百一-h二电阻R112的一端连4妄，上述的USB4—DP信号线一6脚和USB4 一DM信号线一5脚分别与第二十四电阻R24的一端和第二十一电阻R21的一 端连接；上述的第十八电阻R18的另一端、第二十电阻R20的另一端、第一 百零九电阻R109的另一端、 一百一-h二电阻R112的另一端、第二十四电阻 R24另一端和第二十一电阻R21的另一端分别"l妄地；上述的USB1—DP信号线一28脚和USB1—DM信号线一27脚分别与第十一电阻Rll、第十二电阻R12 的一端连接；所述的第十一电阻Rll的另一端、第十二电阻R12的另一端分 别与USB1—DP端和USB1—DM端连接；上述的USB2—DP信号线一2脚和USB2 一DM信号线一1脚分别与第十三电阻R13和第十四电阻R].4的一端连接；所 述的第十三电阻R13的另一端和第十四电阻R14的另一端分别与USB2—DP 端和USB2—DM端连接；上述的USB4—DP信号线一6脚和USB4—DM信号线一 5脚分别与第二十三电阻R23和第二十二电阻R22的一端连接；所述的第二 十三电阻R23另 一端和第二十二电阻R22的另 一端分别与USB4—DP端和USB4 一DM端连接。
3. 根据权利要求1所述的安全交换装置，其特征在于: 所述的切换控制部分包括第一集成电路Ul、第三集成电路U3、第四集 成电路U4、第五集成电路U5、第一晶体管Q1、第二晶体管Q2、第一晶振Y1、 第一稳压二极管D1、第二稳压二极管D2、第三发光二极管D3、第一电容C1、 第二电容C2、第五电容C5、第八电容C8、第十一电容Cll、第十二电容C12、 第十三电容C13、第十四电容C14、第十五电容C15、第十六电容C16、第二 电阻R2、第三电阻R3、第四电阻R4、第七电阻R7、第八电阻R8、第九电阻 R9、第十电阻R10和第十七电阻R17;
4 所述的第三集成电路U3的3脚、8脚分别接+5V，其4脚接GND,其7脚 分别连接第三电阻R3的一端和所述的第一集成电路Ul的1脚一RST端；所 述的第三电阻R3的另一端分别接所述的第三集成电路U3的8脚和+5V;所述 的第三集成电路U3的S0、 SI、 "^、 SCK端分别依次连接所述的第一集成电 路U1的S0—14脚、SI — 11脚、^二15脚、SCK—16脚；所迷的第一电容C1的一端和第二电容C2的一端同时接地，所述的第一电容C 1的另一端分别 接第一晶振Yl的一端和第一集成电路Ul的4脚，所述的第二电容C 2的另 一端分别接第一晶振Yl的另一端和第一集成电路Ul的5脚；所述的第二电 阻R2的一端、第四电阻R4的一端分别接+5V;所述的第二电阻R2的另一端 接所述的第一集成电路U1的19脚一P1. 7,所述的第四电阻R4的另一端接所 述的第一集成电路U1的18脚一Pl. 6;所述的第一集成电路U1的17脚一P1. 5 为交换区读写控制端一WP端；所述的第十七电阻R17的一端接+5V，其另一端 接所述的第三发光二极管D3的正极.而第三发光二极管D3的负极接所述的 第一集成电路U1的12脚一P1.0;由包括第一晶体管Q1、第二晶体管Q2、第 五集成电路U5和第四集成电路U4的器件构成开关电路；所述的第十一电容 Cll的一端和第十二电容C12的一端分别接地，而所述的第十一电容Cll的另 一端和第十二电容C12的另一端都"l妄所述的第四集成电3各U4的1、 2、 3脚 和PAI端；所述第一晶体管Q1的G端接所述的第一集成电路U1的18脚一P1. 6, 第二晶体管Q2的G端接所述的第一集成电路Ul的19脚一P1.7;所述第一 晶体管Ql的D端接所述的第五集成电路U5的4脚，第二晶体管Q2的D端接 所述的第四集成电路U4的4脚；所述第一晶体管Ql的S端接地，所述第二 晶体管Q2的S端接地；所述的第二稳压二极管D2的正极和所述的第九电阻 R9的一端均接地，而所述的第二稳压二极管D2的负极和第九电阻R9另一端 以及所述的第十电阻R10的一端接所述的第四集成电路U4的4脚；所述的第 十电阻R10的另一端接+19V,第八电容C8 —端连接所述的第四集成电路U4 的4脚，第八电容C8另一端接地；所述的第五电容C5正端接第四集成电路U4 的5、 6、 7、 8脚一PA2端，所述的第五电容C5负端接地；所述的第十四电容C14的一端和第十五电容C15的一端分别接地，而所述的第十四电容C14的另 一端和第十五电容C15的另一端接所述的第五集成电路U5的1、 2、 3脚一PB] 端；所述的第一稳压二极管Dl的正极和所述的第七电阻R7的一端均接地， 而所述的第一稳压二才及管Dl的负极和所述的第七电阻R7的另一端以及第八. 电阻R8 —端均^接所述的第五集成电3各U5的4脚；所述的第八电阻R8的另一 端接+19V,所述的第十三电容C13的一端接地，所述的第十三电容C13另一 端接所述的第五集成电路U5的4脚；所述的第十六电容C16正端接第五集成 电路U5的5、 6、 7、 8脚一PB2端，所述的第十六电容C16负端接地。 4 .根据权利要求1所述的安全交换装置，其特征在于 所述的数据交换区部分包括第一百零一集成电路UlOl、第一百零二集 成电路U102、第三晶振Y3、第四发光二极管D4、第四电容C 4、第一百零 一电容ClOl、第一百零二电容C102、第一百零三电容C103、第一百零四电 容C104、第一百零八电容C108、第一百零九电容C109、第一百一^h—电容 Clll、第一百一-h二电容C112、第一百零一电阻RIOI、第一百零二电阻R102、 第一百零六电阻R106和第一百零七电阻R107;+5 V电源分别连接第四电容C 4的正极和第 一百零七电阻R107的 一端，第 四电容C 4的负极接地，第一百零七电阻R107的另一端接VDD50—第一百零 二集成电路U102的l脚；第一百零二集成电路U102的7脚接USB2—DP端，第 一百零二集成电路U102的8脚接USB2—DM端；第一百零二集成电路U102的 数据总线一FDATA-0至FDATA-7和控制总线一FWRN、 FALE、 FCLE、 FCENO、 FRDN、 FRBO分别对应地接第一百零一集成电路U101的数据总线一FDATA-0至 FDATA-7和控制总线一FWRN、 FALE、 FCLE、 FCENO、 FRDN、 FRBO;所述的第一百零一集成电路U101的1、 19脚和第一百零二集成电3各U102的46脚、47 脚均接在一起；第一百零一电容C101 —端接地，其另一端分别接VDD33和第 一百零二集成电路U102的6脚，第一百零二电容C102 —端接地，其另一端 分别接VDD33和第一百零二集成电路U102的2脚；第一百零八电容C108的 一端和第一百零九电容C109的一端分别接VDD18和第一百零二集成电路U102 的13脚，第一百零八电容C108的另一端和第一百零九电容C109的另一端 分别接地；第一百零三电容C103的一端接地，其另一端分别连接VDD18和第 一百零二集成电路U102的3脚与4脚；第一百零二集成电^各U102的9脚、12 脚和48脚分别接地；第一百零二集成电路U102的7脚接USB2—DP端，第一 百零二集成电路U102的8脚接USB2—DM端；第一百零二电阻R102 —端接地， 其另一端接第一百零二集成电路U102的5脚；第一百零二集成电路U102的27 脚一WP端为读写控制端；第一百一~h —电容Clll的一端、第一百一~h二电容 C112—端分别接地，第一百一"h—电容Clll的另一端连接第三晶振Y3的一 端和第一百零二集成电路U102的11脚-XO,第一百一""h二电容C112另一端 连接第三晶振Y3的另一端和第一百零二集成电路U102的10脚-Xl;第四发 光二极管D4负极接第一百零二集成电路U102的LED端,第四发光二才及管D4 正极串联第一百零六电阻R106后接VDD33;第一百零一电阻R101的一端接 VDD33，其另一端接第一百零一集成电路U101的4、 5、 7脚；第一百零四电容 C104的一端分别4矣VDD33和第一百零一集成电i 各U101的12脚.'37脚，其另 一端接地；第一百零一集成电路UIOI的13、 36、 38、 39均接地。
5 .根据权利要求1所述的安全交换装置，其特征在于所述的接口包括 内外网切换控制电^"l妄口 Pl、 USB电^#口 P2和复位电路接口 P3;所述的接口 Pl包括脚1、脚2、脚3、脚4和脚5;在所述的接口 Pl中 脚1接+19 V、脚2接PBl端、脚3接PB2端、脚4接PAl端、脚5接PA2 端；所述的P2接口包括脚1、脚2、脚3和脚4;在所述的接口 P2中脚1 接+5 V、脚2接USB-DM端、脚3接USB -DP端、脚4接地；所述的接口 P3包括脚1和脚2;在所述的P3接口中脚1接RESET端， 脚2接SI端。
6 .根据权利要求1或2或3或4或5所述的安全交换装置，其特征在于 所述的第一集成电路Ul的2脚一TXD、 3脚一RXD分别对应地连接所述的第 二集成电路U2的26、 25脚；第一百零二集成电^各U102的27脚一WP端连接 所述的第一集成电^各Ul的17脚一Pl. 5。
7 .根据权利要求1或2或3或4或5所述的安全交换装置，其特征在于 所述的第一集成电路U1为微控制器芯片89C2051,所述的第六集成电路U6为USB桥接器AU9254，所述的第二集成电路U2为USB转RS232桥接器CP2102, 所述的第三集成电路U3为看门狗芯片内置E2PROM X5045,所述的第一晶体 管Ql和第二晶体管Q2均为N沟道场效应管2 N7002,所述的第四集成电路U4 和所述的第五集成电路U5均为N沟道场效应管4410,所述的第一百零一集成 电路UIOI为HANDflash芯片K9G8G08UOM,所述的第一百零二集成电路U102 为U盘控制芯片CBM2091。
专利摘要一种涉密计算机内外网数据安全交换装置，主要特点在于在于该安全交换装置包括USB扩展桥部分、切换控制部分和数据交换区部分。USB扩展桥部分和计算机USB总线相互连接，USB扩展桥部分通过可读写数据线和数据交换区部分相互连接，USB扩展桥部分通过控制数据线接向切换控制部分。切换控制部分通过读写控制线接向数据交换区部分，切换控制部分接向内网硬盘电源，切换控制部分接向外网硬盘电源。切换控制部分接有电源。安全交换装置还附有接口。本实用新型可以确保各种病毒不会感染到内网，可以防止信息的泄漏或泄密，不会使内网的数据受到破坏，可以确保操作装置安全运行。
文档编号G06F21/00GK201229573SQ20082012811
公开日2009年4月29日 申请日期2008年7月8日 优先权日2008年7月8日
发明者李大东 申请人:李大东