专利名称：一种具有协同处理功能的双cpu系统平台的制作方法
技术领域：
本实用新型涉及双CPU系统平台，具体涉及一种具有协同处理功能的双CPU系统
平台。
背景技术：
随着技术进步，视频监控系统已经在国家公共安全防范的各个领域中开始了广泛 使用，系统主要有视频探测装置、视频处理装置、图像传输装置、监视屏幕组成。现阶段视频 处理装置主要作用为将视频探测装置输出的图像进行处理，通过图像传输装置传输至监视 屏幕。视频处理装置的CPU平台虽包含多个CPU，但对单独的视频信号均采用单CPU独立处 理模式，各CPU之间没有协同处理能力，平台处理能力受到了单独CPU计算能力的限制，在
保证清晰度的情况下，只能对视频进行压縮和简单的分析处理，无法支持实时自动目标报
警等功能。所以现阶段的视频监控系统均需要安保人员对视频画面进行24小时不间断的 监视、人为对视频图像进行分析报警，否则系统就起不到实时报警的功能只能起到事发后 取证的作用。
发明内容本实用新型的目的在于提供一种具有协同处理功能的双CPU系统平台，能够在监 控系统中支持图像压縮、自动报警处理，弥补了现有视频监控系统中视频处理装置计算能 力不足的缺点。 实现本实用新型目的的技术方案 —种具有协同处理功能的双CPU系统平台，包括视频压縮模块、视频报警模块、交
互模块，电源转换模块，以及视频输入模块、视频输出模块和其它扩展接口模块；所述的视频压縮模块包括数字信号处理器(DSP) 、 SDRAM、 N0RFLASH、网络接口 、数
据总线、地址总线和控制总线；DSP通过数据总线、地址总线和控制总线发送控制指令完成
对SDRAM、 N0RFLASH、网络接口和视频图像接口的控制，通过交互模块接收视频图像输入模
块传输的图像，进行压縮，接收视频报警模块发送的报警信息，将压縮图像数据和报警信息
通过网络信号传输至网络中，通过视频输出模块输出模拟视频信号； 所述的视频报警模块包括数字信号处理器(DSP) 、 SDRAM、 NORFLASH、数据总线、地 址总线和控制总线；DSP通过数据总线、地址总线和控制总线发送控制指令完成对SDRAM、 NORFLASH的控制，通过交互模块接收视频图像接口模块传输的图像，对图像进行图像分析 处理，通过交互模块向视频压縮模块发送报警信息； 所述的交互模块包括FPGA和图像分配模块，交互模块通过数据总线、地址总线和 控制总线与视频压縮模块和视频报警模块交联。 如上所述的一种具有协同处理功能的双CPU系统平台，所述的其他扩展接口模块 包括两个RS485电平异步串行接口和8个I/O 口。 本实用新型的效果在于通过交互模块显现了双CPU的交联和图像同步处理机制，能够在保证图像压縮处理的前提下(4路CIF， 一路Dl格式压縮，30帧/s)，支持复杂图 像分析。扩展了 4路视频输入输出、网络、UART、 I/O接口 。
图1为本实用新型所提供的一种带有协同处理功能的双CPU系统平台的结构原理 图； 图2为实施例中本实用新型在监控系统网络中的工作模式示意图。
具体实施方式
以下结合附图和实施例对本实用新型作进一步描述。 如图1所示，一种具有协同处理功能的双CPU系统平台，包括视频压縮模块、视频 报警模块、交互模块，电源转换模块，以及视频输入模块、视频输出模块和其它扩展接口模 块。 视频压縮模块包括数字信号处理器(DSP) 、 SDRAM、 N0RFLASH、网络接口 、数据总 线、地址总线和控制总线；DSP通过数据总线、地址总线和控制总线发送控制指令完成对 SDRAM、 N0RFLASH、网络接口和视频图像接口的控制，通过交互模块接收视频图像输入模块 传输的图像，进行压縮，接收视频报警模块发送的报警信息，将压縮图像数据和报警信息通 过网络信号传输至网络中，通过视频输出模块输出模拟视频信号；SDRAM在一种带有协同 处理功能的双CPU系统平台启动后，将NORFLASH中的视频压縮代码搬移至SDRAM运行； NORFLASH用来存储固化视频压縮软件代码；网络接口将DSP压縮的图像数据通过网络发送 出去；数据总线、地址总线和控制总线分别实现数据交换、地址输出和控制信号输出。 视频报警模块包括数字信号处理器(DSP) 、 SDRAM、 N0RFLASH、数据总线、地址 总线和控制总线；DSP通过数据总线、地址总线和控制总线发送控制指令完成对SDRAM、 NORFLASH的控制，通过交互模块接收视频图像接口模块传输的图像，对图像进行图像分析 处理，通过交互模块向视频压縮模块发送报警信息；SDRAM在一种带有协同处理功能的双 CPU系统平台启动后，将N0RFLASH中的图像报警代码搬移至SDRAM运行；N0RFLASH用来存 储固化视频报警软件代码；数据总线、地址总线和控制总线与视频压縮模块功能相同。 交互模块包括FPGA和图像分配模块，FPGA作为视频压縮模块和视频报警模块的 总线译码、信息交换、1/0译码和UART功能实现使用，图像分配模块能够将视频输入模块输 入的图像信号分路传输至视频压縮模块和视频报警模块，交互模块通过数据总线、地址总 线和控制总线与视频压縮模块和视频报警模块交联。 视频输入模块可将输入的4路模拟视频转换为数字信号，传输给交互模块，由交 互模块分配至各个DSP。视频输出模块作用为将视频压縮模块输出的数字图像进行再编码， 以模拟视频格式输出。其它扩展接口模块实现串行接口通讯和I/O 口驱动输出，它包括两 个RS485电平异步串行接口和8个I/O 口。 电源转换模块将输入的5V电压，转换为DSP核心电压1. 4V，FPGA核心电压1. 5V、 视频输入模块的PLL电压1. 8V和板上驱动电压3. 3V。 DSP采用TI公司的TMS320DM642，主频最高可达720MHz ;NORFLASH的容量为4MB ; SDRAM采用两片4MX32bit芯片并联，组成4MX64bit与DSP进行无缝连接；网络接口的10M/100M网口 ，为DSP自带MAC,通过BROADCOM公司的BCM5221KPT芯片扩展了 HPY协议， 接口连接器采用内有变压器HanRun公司的HR911105A作为网络接口驱动电路和连接电路； FPGA采用ATCEL公司的A3P250PQ208芯片编程实现；图像分配模块使用双路驱动电阻排与 视频输入模块连接，实现一路视频的双路分配。 视频输入模块采用TI公司TVP5154A实现4路模拟视频的输入和解码。视频输出 模块采用PHILIPS公司的SAA7121H实现一路模拟视频的输出和编码。RS485电平异步串行 接口的UART功能由交互模块中的FPAG实现，接口模块中扩展了 RS485电平驱动电路设计， MAX3485为接收、发送RS485电平转换芯片。8个I/O 口为交互模块输出，扩展了 TI公司的 SN74LVT162245作为输出驱动。 电源转换模块采用TI公司的开关电源芯片TPS54310芯片实现DSP核心电压1. 4V 的转换；通过TI公司的TPS70302芯片实现FPGA核心电压1. 5V、视频输入模块的PLL电压 1. 8V和板上驱动电压3. 3V。 本实用新型的视频压縮模块对输入视频信号进行压縮，视频报警模块对相同一张 视频图像进行报警处理，将报警信息通过交互模块传输至视频压縮模块，实现协同处理。视 频压縮模块将报警信息和压縮数据进行整合，通过网络接口传输至外部网络，供监控系统 使用。 如图2所示，本实用新型的一种带有协同处理功能的双CPU系统平台在在视频 监控系统中工作时，实时采集视频采集系统传输的视频信号，进行压縮和报警处理，通过 10M/100M网络接口将数据信息发送至Internet或者LAN上，通过管理平台调度，将数据 信息实时显示在客户端上实现人机交互。外界控制指令可以通过10M/100M网络接口或者 RS485接口输入输出。 显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用 新型的精神和范围。倘若这些修改和变型属于本实用新型权利要求及其等同技术的范围之 内，则本实用新型也意图包含这些改动和变型在内。
权利要求一种具有协同处理功能的双CPU系统平台，其特征在于包括视频压缩模块、视频报警模块、交互模块，电源转换模块，以及视频输入模块、视频输出模块和其它扩展接口模块；所述的视频压缩模块包括数字信号处理器(DSP)、SDRAM、NORFLASH、网络接口、数据总线、地址总线和控制总线；DSP通过数据总线、地址总线和控制总线发送控制指令完成对SDRAM、NORFLASH、网络接口和视频图像接口的控制，通过交互模块接收视频图像输入模块传输的图像，进行压缩，接收视频报警模块发送的报警信息，将压缩图像数据和报警信息通过网络信号传输至网络中，通过视频输出模块输出模拟视频信号；所述的视频报警模块包括数字信号处理器(DSP)、SDRAM、NORFLASH、数据总线、地址总线和控制总线；DSP通过数据总线、地址总线和控制总线发送控制指令完成对SDRAM、NORFLASH的控制，通过交互模块接收视频图像接口模块传输的图像，对图像进行图像分析处理，通过交互模块向视频压缩模块发送报警信息；所述的交互模块包括FPGA和图像分配模块，交互模块通过数据总线、地址总线和控制总线与视频压缩模块和视频报警模块交联。
2. 按照权利要求1所述的一种具有协同处理功能的双CPU系统平台，其特征在于所 述的其他扩展接口模块包括两个RS485电平异步串行接口和8个I/O 口 。
专利摘要本实用新型属于双CPU系统平台，具体涉及一种具有协同处理功能的双CPU系统平台。其特点在于包括视频压缩模块、视频报警模块、交互模块，电源转换模块，以及视频输入模块、视频输出模块和其它扩展接口模块。通过交互模块显现了双CPU的交联和图像同步处理机制，能够在保证图像压缩处理的前提下(4路CIF，一路D1格式压缩，30帧/s)，支持复杂图像分析。扩展了4路视频输入输出、网络、UART、I/O接口。
文档编号G06F15/16GK201540568SQ20092029919
公开日2010年8月4日 申请日期2009年12月24日 优先权日2009年12月24日
发明者吴磊, 张霞, 韩兵 申请人:中国航天科工集团第三研究院第八三五八研究所