专利名称：基于输入向量控制的衬底偏置技术面积优化算法的制作方法
技术领域：
本发明属于集成电路设计领域，具体涉及低功耗设计中基于输入向量控制的衬底偏置技术面积优化算法。
背景技术：
晶体管衬底偏置(Reverse Body Bias,RBB)是运行时用于减小漏电功耗的一项常用技术。在CMOS集成电路中，衬底偏置技术之所以被广泛应用，基于以下几方面的优点1) 抑制亚阈值漏电流；2)降低寄生结电容(参考对比文件1)，当电路转换到待机模式，sleep 信号控制开关管将相应的偏置电压应用到所有晶体管的衬底上(其中PMOS的偏置电压为正，NMOS的为负)，通过动态提高晶体管的阈值电压，减小晶体管的漏电流，从而降低了电路的静态功耗(参考对比文件幻。晶体管衬底偏置已被广泛应用在了运行时漏电功耗优化的电路。最小漏电流输入向量(Minimum Leakage Pattern, MLP)是在待机模式下，在电路的主要输入端应用一组输入向量，使得电路产生的漏电流最小(参考对比文件3)。双阈值优化设计是指在关键路径应用低阈值满足电路时延的条件下，在非关键路径尽可能使用高阈值减小电路的漏电流(参考对比文件4)。现有的衬底偏置技术是在所有的晶体管衬底上应用偏置电压，偏置电压控制管的面积开销较大。研究发现，由于堆栈效应，供电电源VDD到地&id的路径上不止一个晶体管截止时的漏电流明显很小，而当输入使级联的晶体管至少一个导通时，晶体管的沟道电流很大，此时晶体管处于决定态，且由于低阈值电压晶体管的漏电流比较大，因此处于决定态的低阈值电压的晶体管的漏电流占电路总漏电流的绝大部分。基于以上的考虑，本发明提出了基于双阈值CMOS电路设计，在输入最小漏电流向量条件下，只在处于决定态的低阈值电压晶体管衬底上应用偏置电压，通过大幅度减小需要应用偏置电压的晶体管的数量，可以将偏置电压控制管的面积开销降到最小，这样节约了实时功耗管理(Dynamic Power Management, DPM)系统的面积开销。对比文件 1 Yo-Sheng Lin, Chung-Cheng ffu, Chih-Sheng Chang, etc. Leakage Scaling in Deep Submicron CMOS for SoC. IEEE TRANSACTIONS 0NELECTR0N DEVICES, VOL. 49，NO. 6，JUNE2002 :ppl034_1041对比文件2 :N. JAYAKUMAR, S. DHAR, S. PKHATRI. A self-adjusting scheme to determine the optimum RBB by monitoring leakage currents. Proceedingsof IEEE/ACM DAC,2005, pp43-46对比文件 3:L. YUAN, G. QU. Simultaneous input vector selection and dual threshold voltage assignment for static leakage minimization. Proceedings oflEEE/ACM ICCAD，2007，pp548-551对比文件4 :路祖萤，潘月斗。CMOS电路晶体管级功耗优化方法。计算机研究与发展，2007，35 (11) :2043-2049
发明内容
为了克服现有的应用于衬底偏置技术的控制管的面积开销较大的不足，本发明提出了一种新的连接方式，该连接方式能大幅度减小控制管的面积。本发明采用的方案是基于双阈值CMOS电路设计，在输入最小漏电流向量条件下，只在处于决定态的低阈值电压晶体管衬底上应用偏置电压的方法，该方法大幅度减小了应用偏置电压的晶体管的数量，使状态转换时衬底充放电电容减小，控制管等效电阻大， 由于开关管的沟道宽度和等效电阻成反比，从而达到减小应用于衬底偏置技术的控制管的面积的目的。本发明的有益效果是，与现有的RBB方法相比，本发明以损耗27. 94%的漏电功耗优化效果为代价，降低了 84. 91%的面积开销。
具体实施例方式本发明提出了基于最小输入向量应用于衬底偏置技术的控制管的面积优化算法， 具体步骤如下首先对电路在双阈值及沟道宽度两方面进行性能优化，然后确定使电路漏电流最小的输入向量，经以上对电路性能及静态功耗的优化，基于最小漏电流向量，遍历电路中所有的逻辑门，查表法确定总的漏电功耗及应用于衬底的反向偏置电压变化时，衬底到源端或衬底到漏端的充放电电容，并根据公式确定控制管的等效电阻，进而确定控制管的面积。上述方法中，所述“对电路在双阈值及沟道宽度两方面进行性能优化”如下对电路进行双阈值及沟道宽度优化，通过调节晶体管参数(沟道宽度、阈值电压)，保证电路预定的性能前提下，达到降低功耗的目的。本算法在进行优化时有2个阈值电压和5个沟道宽度。2个阈值电压分别为高阈值电压和低阈值电压，高阈值电压等于BPTM 模型的正常阈值电压，低阈值电压等于高阈值电压的2/3。5个沟道宽度是基本宽度的1、2、 3 λ 5 Λ T. 5 {口 ο上述方法中，所述“确定使电路漏电流最小的输入向量”如下确定使电路漏电流最小的输入向量，在SOC中，当一个功能模块空闲时，可以加上一个MLP来降低空闲时电路的漏电流，使漏电流产生的静态功耗得以降低。上文中，MLP可以采用遗传算法来求解为了快速计算出最小输入向量的一个近似解，本文用遗传算法进行搜索。遗传算法的基本思想是模拟生物界优胜略汰的法则，把一个种群中适应性不强的淘汰，经过很多代的自然选择，剩下的就是适应性强的。对于求解MLP，本文把一个输入向量设为设为一个基因(gene)，把100个基因设为一个种群。基因的适应度设为f (gene) = 1/ Leakage (gene).交叉的概率设为0. 8，变异的概率设为0. 05，经过100代的进化，得到我们需要的近似解。根据这个值的输入向量，我们可以计算出每个门所处的状态。 上述方法中，所述“查表法确定总的漏电功耗及应用于衬底的反向偏置电压变化时，衬底到源端或衬底到漏端的充放电电容”如下 在最小输入向量条件下，遍历电路中所有的逻辑门，若当前的逻辑门是低阈值决定态，根据此时的输入向量，找出对应处于决定态的晶体管，进一步判断该处于决定态的晶体管是并联的还是串联的，做相应的查表处理确定电路消耗的漏电功耗及衬底到源端或衬底到漏端的充放电电容。上述方法中，所述“确定控制管的等效电阻”如下Reff为1 = Reff*C所求(T设定为一定值0. 5e-ll).C为应用于衬底的反向偏置电压变化时，衬底到源端或衬底到漏端的充放电电容，在前步骤中已求。上述方法中，所述“确定控制管的面积”如下确定应用于衬底偏置技术的控制管的尺寸。由于控制管的等效电阻和沟道宽度成反比，可以通过一个单位沟道宽度的MOS管的HSPICE模拟来计算导通电阻，从而计算出控制管的宽度W。W = RWcZReff，式中w为应用于衬底偏置技术的控制管的宽度，R为单位沟道宽度下HSPICE仿真的结果，W。为单位沟道宽度(取0. 553e-7), Reff为T = Reff*C所求(T设定为一定值 0. k-11). C为应用于衬底的反向偏置电压变化时，衬底到源端或衬底到漏端的充放电电容。本发明具体步骤如下1)对电路进行双阈值及沟道宽度优化2)确定使电路漏电流最小的输入向量3)查表法确定总的漏电功耗及应用于衬底的反向偏置电压变化时，衬底到源端或衬底到漏端的充放电电容4)根据公式确定控制管的面积仿真结果■漏电功耗在表1中，列出了将VRBB应用在处于决定态低阈值的MOS管衬底电路漏电功耗的所有数据及将VRBB应用在所有MOS管的衬底上电路漏电功耗的所有数据，同时列出了电路不经过RBB技术优化漏电流时的参考数据。表中符号意义如下P1 =MLP下，电路中所有MOS管的衬底都应用对应的偏置电压时电路的漏电功耗；P2 =MLP下，只有电路中那些处于低阈值决定态的MOS管的衬底上应用对应的偏置电压时电路的漏电功耗；P0 =MLP下，电路中所有MOS管的衬底都不应用偏置电压时电路的漏电功耗；P10 =PcrP1，对比算法降低的漏电功耗；P20 =Ptl-P2，本发明降低的漏电功耗；P2Q/P1Q 对比算法降低的漏电功耗占本文方法降低漏电功耗的比例；由表1可以得出结论本发明所降低的漏电功耗占对比算法所降低漏电功耗的 72. 06%，少降低了 27. 94%的漏电功耗，即本发明损耗了 27. 94%的对比算法漏电功耗优化效果。■衬底充放电的电容在表2中，列出了一个电路中所有晶体管的数量及本文算法中应用VRBB的晶体管的数量，并给出了两种算法的控制管的充放电电容。表中符号意义如下pmosl 一个电路中所有PMOS晶体管的数量，同时NMOS的数量与之相同；
pmos2 本发明应用VRBB的PMOS晶体管的数量；nmos2 本发明应用VRBB的匪OS晶体管的数量；Cpi 对比算法PMOS晶体管应用VRBB的控制管的充放电电容；Cni 对比算法NMOS晶体管应用VRBB的控制管的充放电电容；Cp2 本发明算法PMOS晶体管应用VRBB的控制管的充放电电容；Cn2 本发明算法NMOS晶体管应用VRBB的控制管的充放电电容；由表2可以看出，本发明应用于衬底偏置技术的PMOS控制管发生状态转换时的充放电电容是对比算法的12.82%，减小了 87. 18 %，NMOS控制管是对比算法的22. 70 %，减小了 77. 30%。■应用于衬底偏置技术的控制管的面积在表3中，列出了将VRBB应用在处于决定态低阈值的MOS管衬底上控制管的面积开销的所有数据，为了验证其较对比算法的优越性及所占电路面积的比例，同时列出了将 VRBB应用在所有MOS管的衬底上控制管的面积开销的所有数据及电路总面积参考数据。表中符号意义如下W1 :MLP下，电路中所有MOS管的衬底都应用对应的偏置电压时电路的VRBB控制管的面积开销；W2 =MLP下，只有电路中那些处于低阈值决定态的MOS管的衬底上应用对应的偏置电压时电路的VRBB控制管的面积开销；Wekt 电路的总面积；W1Zffckt 对比算法控制管的面积开销占电路面积开销的比例；ff2/ffckt 本发明算法控制管的面积开销占电路面积开销的比例；W2Z^W1 本发明算法的面积开销占对比算法的面积开销的比例；由表3可以得出以下结论1. MLP下，对于所有MOS管的衬底都应用对应的偏置电压的电路而言，VRBB控制管面积占电路面积的9. 74%。2. MLP下，对于只有那些处于低阈值决定态的MOS管的衬底上应用对应的偏置电压的电路而言，VRBB控制管的面积占电路面积的1. 47%。3.本发明算法中VRBB控制管的面积占电路面积的比例较对比算法由9. 74%减小到了 1.47%，面积优化效果较好。4.本发明算法中VRBB控制管的面积占对比算法VRBB控制管面积的15. 09%，与对比算法相比，以损耗27. 94%的漏电功耗优化效果为代价，节省了 84. 91%的VRBB控制管面积开销。表1两种算法漏电功耗比较circuitLeakage powerPoP.P2Ρ οP20P20/P10MC4323.94E-042.25E-042.64E-041.69E-041.30E-0476.76%MC8809.87E-055.13E-057.26E-054.74E-052.61E-0555.03%MC19081.02E-035.67E-047.70E-044.50E-042.47E-0454.90%MC26701.43E-037.99E-049.86E-046.34E-044.47E-0470.49%MC35408.01E-044.30E-045.48E-043.71E-042.54E-0468.28%MC53151.72E-039.56E-041.12E-037.62E-045.96E-0478.14%MC62882.85E-031.70E-031.81E-031.15E-031.05E-0391.24%MC75524.07E-032.28E-032.61E-031.79E-031.46E-0381.63%average72.06%表2两种算法的控制管的充放电电容比较
circuitnumbercapacitancepmoslpmos2nmos2CpiCniCp2Cn2ratio_pratio_nMC43249148943.21E-142.51E-145.30E-156.73E-1516.53%26.82%MC8807298234.71E-143.28E-148.74E-161.67E-151.86%5.08%MC190815901342731.OOE-137.88E-141.48E-141.92E-1414.78%24.41%MC267020941704531.28E-131.02E-131.87E-143.21E-1414.62%31.34%MC35402975742971.75E-131.48E-138.12E-152.13E-144.65%14.35%MC531544302265062.64E-132.06E-132.48E-143.67E-149.39%17.84%MC6288480081310423.41E-132.26E-138.69E-147.75E-1425.48%34.31%MC7552625655211483.98E-133.00E-136.07E-148.25E-1415.27%27.48%12.82%22.70% 表3两种算法的面积开销比较
circuitwideWcktW1W2W1AVcktW2AVcktW2AV1MC4326.30E-056.47E-061.22E-0610.26%1.94%18.91%MC8809.33E-059.23E-062.37E-079.89%0.25%2.53%MC19082.08E-042.02E-053.44E-069.74%1.66%17.04%MC26702.66E-042.60E-054.85E-069.77%1.82%18.63%MC35403.84E-043.59E-052.56E-069.35%0.67%7.17%MC53155.38E-045.32E-056.06E-069.89%1.13%11.43%MC62887.17E-046.61E-051.80E-059.22%2.51%27.22%MC75528.09E-047.94E-051.44E-059.82%1.77%18.02%average9.74%1.47%15.09%
权利要求
1.基于输入向量控制的衬底偏置技术面积优化算法，其特征在于基于双阈值CMOS电路设计，在输入最小漏电流向量条件下，只在处于决定态的低阈值电压晶体管衬底上应用偏置电压。
2.根据权利要求1所述的基于输入向量控制的衬底偏置技术面积优化算法，其中输入向量的特征在于电路的主要输入端不是随机选取的向量，而是采用遗传算法搜索到的最小漏电流输入向量。
3.根据权利要求1所述的基于输入向量控制的衬底偏置技术面积优化算法，其中双阈值CMOS电路设计的特征在于电路不是采用单一阈值，在速度快的电路中采用高阈值减小漏电流，在速度慢的电路中采用低阈值减小时延；而是在关键路径采用低阈值，非关键路径采用高阈值的双阈值电压设计。
4.根据权利要求1所述的基于输入向量控制的衬底偏置技术面积优化算法，其中应用偏置电压的晶体管的特征在于应用衬底偏置技术的晶体管不是电路中所有的晶体管，也不是电路中那些处于决定态的晶体管，而是在最小漏电流输入向量条件下，只处于决定态的且低阈值电压的晶体管。
全文摘要
本发明属于集成电路设计领域，尤其涉及低功耗设计基于输入向量控制的衬底偏置技术面积优化算法。现有的衬底偏置技术是在所有的晶体管衬底上应用偏置电压，偏置电压控制管的面积开销较大，本发明提出了一种只在决定态低阈值电压的晶体管衬底上应用衬底偏置技术的方法。首先对电路双阈值及沟道宽度两方面进行性能优化，然后应用遗传算法搜索使电路漏电功耗最小的输入向量，最后基于最小漏电流向量遍历电路中所有的逻辑门，找出对应处于决定态低阈值的晶体管，在其上应用偏置电压。与现有的RBB方法相比，本发明以损耗27.94％的漏电功耗优化效果为代价，降低了84.91％的面积开销。本发明可以广泛应用于运行时静态功耗优化的电路，对电路的设计有重要的指导意义。
文档编号G06F17/50GK102236723SQ201010152018
公开日2011年11月9日 申请日期2010年4月21日 优先权日2010年4月21日
发明者孙朝珊, 骆祖莹, 黄琨 申请人:北京师范大学