专利名称：处理模块、操作系统及处理方法
技术领域：
本发明是有关一种处理模块，特别是有关具有绘图处理器(Graphic Processing Unit ；GPU)的处理模块。
背景技术：
在目前的产品中，绘图处理器(GPU)是与一记忆单元进行数据传输。该记忆单元具有绘图处理器的操作频率。因此，绘图处理器可根据记忆单元所储存的操作频率而运作。为了让绘图处理器达到更高的效能，使用者可能会调高记忆单元所储存的操作频率，也就是超频。然而，一旦超频失败，很有可能会造成绘图处理器无法正常运作。
发明内容
本发明提供一种处理模块，包括一绘图处理器(GPU)、一第一记忆单元、一第二记忆单元以及一控制单元。绘图处理器具有一缓存器。当第一记忆单元被致能时，便可与绘图处理器进行数据传输。当第二记忆单元被致能时，便可与绘图处理器进行数据传输。控制单元先致能第一记忆单元。当第一记忆单元无法与绘图处理器进行数据传输时，控制单元致能第二记忆单元。本发明另提供一种操作系统，包括一系统基本输出输入系统(System BIOS)、一绘图处理器(GPU)、一第一记忆单元、一第二记忆单元以及一控制单元。系统基本输出输入系统进行一设定动作。绘图处理器具有一缓存器。当第一记忆单元被致能时，便可与绘图处理器进行数据传输。当第二记忆单元被致能时，便可与绘图处理器进行数据传输。控制单元先致能第一记忆单元。当第一记忆单元无法与绘图处理器进行数据传输时，控制单元致能第二记忆单元。本发明更提供一种处理方法，包括致能一第一记忆单元，用来与一绘图处理器进行数据传输；判断该绘图处理器与该第一记忆单元之间的数据传输是否正常；以及当该绘图处理器无法与该第一记忆单元进行数据传输时，致能一第二记忆单元，使得该绘图处理器与该第二记忆单元进行数据传输。为让本发明的特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下
图1为本发明的操作系统的一可能示意图。图2为本发明的控制单元的一可能实施例。图3、图4为本发明的控制单元的其它可能实施例。图5为本发明的处理方法的一可能流程图。
具体实施方式
图1为本发明的操作系统的一可能示意图。如图所示，操作系统100包括，处理模块120以及系统基本输出输入系统(system basic input/output system;以下简称 SBI0S)130。本发明并不限定操作系统100的种类。在本实施例中，操作系统100是为一主机板(mother board ；MB) 110。SBIOS 130进行一设定动作。SBIOS 130是储存在一内存中，其所进行的设定动作是扮演硬件与操作系统沟通的角色。透过SBI0S130，便可设定系统的操作模式。由于SBIOS 的动作原理以及其所进行的设定动作，是为本领域人士所深知，故不再赘述。在本实施例中，处理模块120包括，绘图处理器(Graphic Processing Unit ； GPU) 121、记忆单元122、123以及控制单元124。绘图处理器121具有缓存器125。当记忆单元122被致能时，绘图处理器121便可与记忆单元122进行数据传输。因此，缓存器125 便可储存来自记忆单元122的数据。同样地，当记忆单元123被致能时，绘图处理器121便可与记忆单元123进行数据传输。此时，缓存器125储存来自记忆单元123的数据。在本实施例中，记忆单元122及 123不会同时被致能。另外，绘图处理器121是透过传输总线126，与记忆单元122或123进行数据传输。 本发明并不限定传输总线126的种类。在一可能实施例中，传输总线126是为一内部整合电路(I-squared-C ；I2C)总线。在一可能实施例中，缓存器125储存绘图处理器121的装置卷标(device ID), 也就是储存绘图处理器121的识别码。在另一可能实施例中，缓存器125是储存一旗标 (flag)。藉由读取该旗标，便可得知绘图处理器121正与哪个记忆单元进行数据传输。举例而言，当缓存器125所储存的旗标为0时，则表示绘图处理器121是与记忆单元122进行数据传输。当缓存器125所储存的旗标为1时，则表示绘图处理器121是与记忆单元123进行数据传输。在本实施例中，不论缓存器125是储存绘图处理器121的装置卷标，或是储存代表记忆单元122及123的旗标，其所储存的内容均是由记忆单元122及123 所提供。在本实施例中，记忆单元122及123的致能与否，均是由控制单元1 所决定。控制单元1 根据一预先设定，先致能记忆单元122，其中该预先设定，可由使用者透过跨接线(jumper)自行设定，或是操作系统100在出厂前，便已事先预设。为方便说明，以下所述的实施例，均用记忆单元122为预设内存，而记忆单元123 是为备用内存。在致能记忆单元122后，绘图处理器121便可与记忆单元122进行数据传输。在一可能实施例中，记忆单元122将一装置卷标或是一旗标储存在缓存器125之中，其中装置卷标是为绘图处理器121的识别码，而旗标是为记忆单元122的识别码。当记忆单元122无法与绘图处理器121进行数据传输时，缓存器125可能无法继续暂存绘图处理器121的识别码，或是记忆单元122的识别码。因此，控制单元IM致能记忆单元123，使得绘图处理器121与记忆单元123进行数据传输。由于记忆单元123亦具有绘图处理器121的识别码，因此，当绘图处理器121与记忆单元123进行数据传输时，缓存器125可持续储存绘图处理器121的识别码，或是改储存记忆单元123的识别码。
在本实施例中，藉由读取缓存器125所储存的数据，便可得知绘图处理器121是否可正常地与记忆单元122进行数据传输。举例而言，当记忆单元122被致能时，缓存器125 便可储存绘图处理器121的识别码，或是记忆单元122的识别码。然而，当绘图处理器121无法与记忆单元122进行数据传输时，缓存器125便无法储存绘图处理器121的识别码，或是记忆单元122的识别码。因此，藉由读取缓存器125所储存的数据，便可得知绘图处理器121是否可正常地与记忆单元122进行数据传输。本发明并不限制读取缓存器125的动作是由何者完成。在一可能实施例中，可藉由SBIOS 130或是控制单元124，读取缓存器125所暂存的数据。若利用SBIOS 130读取缓存器125所暂存的数据时，SBIOS 130将根据读取结果， 发出一控制信号&。控制单元1 根据控制信号&，致能记忆单元122或123。在此例中， SBIOS 130是透过系统管理总线(System Management Bus ；SMBus) 140，读取缓存器125以及发出控制信号Sco若利用控制单元IM读取缓存器125时，则控制单元IM可根据读取结果，致能记忆单元122或123。在此例中，控制单元IM系透过通用型输入输出(general-purpose input/output ；GPI0)127，读取缓存器125的数据，或是传送信号至绘图处理器121。另外， 若利用控制单元1 读取缓存器125时，则可省略图1中，SBIOS 130与控制单元IM之间的连接。在上述的实施例中，是根据缓存器125所储存的数据，得知绘图处理器121是否正常地与记忆单元122进行数据传输，但并非用来限制本发明。在其它实施例中，可利用其它方式，得知绘图处理器121是否正常地与记忆单元122进行数据传输。图2为本发明的控制单元的一可能实施例。如图所示，控制单元1 包括，微控制器(micro-controller) 210以及切换器230。微控制器210根据控制信号&，产生一切换信号&。在一可能实施例中，微控制器210是利用通用型输入输出(GPIO)端，传送切换信
5 Sg。在本实施例中，控制信号&是由SBIOS 130所产生。SBIOS 130侦测缓存器125， 并根据侦测结果，产生控制信号Sc。切换器230根据切换信号&，将操作电压Vrc传送至记忆单元122或123。当切换器230将操作电压Vrc传送至记忆单元122时，则可致能记忆单元122。当切换器230将操作电压V。。传送至记忆单元123时，则可致能记忆单元123。在一可能实施例中，切换器230是根据切换信号&的位准，将操作电压Vrc传送至记忆单元122或123。举例而言，若切换信号&为低位准时，切换器230将操作电压Vrc传送至记忆单元122 ；若切换信号&为高位准时，切换器230将操作电压V。。传送至记忆单元 123。在其它实施例中，控制单元IM更包括重置器250。重置器250根据控制信号&， 重置绘图处理器121。微控制器210与重置器250均是透过SMBus，耦接SBIOS 130。图3为本发明的控制单元的另一可能实施例。如图所示，控制单元1 包括，微控制器310以及切换器330。微控制器310侦测缓存器125，并根据侦测结果，产生一切换信号Ss。在一可能实施例中，微控制器310是透过通用型输入输出(GPIO)端，读取缓存器125 所暂存的数据。缓存器125所暂存的数据可为绘图处理器121的识别码或是记忆单元122或123的识别码。切换器330根据切换信号&，将操作电压Vrc传送至记忆单元122或123。当操作电压被传送至记忆单元122时，则记忆单元122被致能。当操作电压\c被传送至记忆单元123时，则记忆单元123被致能。在本实施例中，控制单元IM更包括重置器350。重置器350根据微控制器310 的侦测结果，重置绘图处理器121。在一可能实施例中，重置器350是根据切换信号&的状态，决定是否重置绘图处理器121。举例而言，当切换信号&为低位准时，重置器350不重置绘图处理器121。当切换信号&为高位准时，重置器350重置绘图处理器121。图4为本发明的控制单元的另一可能实施例。如图所示，控制单元IM包括，微控制器410、切换器430、计数器470以及处理器490。微控制器410读取缓存器125。处理器 490根据计数器470的计数值以及微控制器410的读取结果，产生切换信号&。切换器430 根据切换信号&，将操作电压Vrc传送至记忆单元122或123。由于切换器430的特性与切换器230相似，故不再赘述。在其它实施例中，控制单元IM更包括一重置器450。重置器450根据切换信号 Ss,重置绘图处理器121。另外，当计数器470计数到一默认值时，则可产生一触发信号&予处理器490。在本实实施例中，该默认值与SBIOS 130所进行的一设定动作的时间有关。举例而言，计数器470计数到该默认值的时间是大于SBIOS 130进行该预设动作的时间。也就是说，当计数器470计数到该默认值时，SBIOS 130已进行完该预设动作。因此，当计数器470产生触发信号&，并且微控制器410无法读取缓存器125所储存的数据时， 切换器430改将操作电压Vrc传送至记忆单元123。在其它实施例中，假设，SBIOS 130所进行的预设动作是为计算机装置的开机动作。当计数器470未产生触发信号&时，表示SBI0S130尚未完成预设动作。在此情况下， 可能是计算机装置发生当机。因此，切换器430并不会将将操作电压\c改传送至记忆单元 123，以避免使用者误以为记忆单元122发生异常。图5为本发明的处理方法的一可能流程图。本发明的处理方法适用在一处理模块，其中处理模块包括，一第一记忆单元、一第二记忆单元以及一绘图处理器。首先，致能一第一记忆单元(步骤S510)，使得绘图处理器与第一记忆单元进行数据传输。本发明并不限制致能记忆单元的方法。在本实施例中，是提供一操作电压予第一记忆单元，来达到致能第一记忆单元的目的。判断绘图处理器与第一记忆单元之间的数据传输是否正常(步骤S530)。本发明并不限制步骤S530的判断方式。在一可能实施例中，可藉由判断绘图处理器的一缓存器所储存的数据，得知绘图处理器与第一记忆单元之间的数据传输是否正常。举例而言，当绘图处理器与第一记忆单元进行数据传输时，由于第一记忆单元具有一第一识别码，故绘图处理器的一缓存器便可储存该第一识别码。当该缓存器无法再继续储存该第一识别码时，表示绘图处理器无法继续与第一记忆单元进行数据传输。若绘图处理器与第一记忆单元之间的数据传输正常时，则执行步骤S510，继续致能第一记忆单元。当绘图处理器无法与第一记忆单元进行数据传输时，致能第二记忆单元 (步骤S550)，使得绘图处理器与第二记忆单元进行数据传输。举例而言，第一及第二记忆单元均具有绘图处理器的识别码。因此，当第一记忆单元与绘图处理器进行数据传输时，绘图处理器的缓存器便可储存绘图处理器的识别码。当缓存器无法继续储存绘图处理器的识别码时，表示第一记忆单元无法与绘图处理器进行正常的数据传输。因此，致能第二记忆单元。由于第二记忆单元亦具有绘图处理器的识别码。因此，当第二记忆单元与绘图处理器进行数据传输时，绘图处理器的缓存器便可继续储存绘图处理器的识别码。在另一可能实施例中，第一及第二记忆单元分别储存一第一旗标以及一第二旗标。当第一记忆单元与绘图处理器进行数据传输时，绘图处理器的缓存器便可储存第一旗标(也就是第一记忆单元的识别码)。当缓存器无法继续储存第一旗标时，表示第一记忆单元无法与绘图处理器进行正常的数据传输。因此，致能第二记忆单元。当第二记忆单元与绘图处理器进行数据传输时， 绘图处理器的缓存器便可储存第二记忆单元的第二旗标。在其它实施例中，当绘图处理器无法与第一记忆单元进行数据传输时，除了致能第二记忆单元(步骤S550)，更可重置绘图处理器。综上所述，在第一记忆单元无法与绘图处理器进行数据传输时，可改由第二记忆单元与绘图处理器进行数据传输，以维持绘图处理器的运作。另外，当第一记忆单元所储存的数据(如绘图处理器的操作频率)造成绘图处理器无法正常运作时，可在致能第二记忆单元之前，单独地重置绘图处理器。由于绘图处理器可单独地被重置，故不需重新启动操作系统。虽然本发明已用较佳实施例揭露如上，然其并非用来限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定为准。
权利要求
1.一种处理模块，其特征在于包括 一绘图处理器(GPU)，具有一缓存器；一第一记忆单元，当所述第一记忆单元被致能时，便可与所述绘图处理器进行数据传输；一第二记忆单元，当所述第二记忆单元被致能时，便可与所述绘图处理器进行数据传输；以及一控制单元，先致能所述第一记忆单元，当所述第一记忆单元无法与所述绘图处理器进行数据传输时，所述控制单元致能所述第二记忆单元。
2.按照权利要求1所述的处理模块，其特征在于更包括一传输总线，所述传输总线耦接在所述第一记忆单元与所述绘图处理器之间。
3.按照权利要求2所述的处理模块，其特征在于所述传输总线是为一内部整合电路 (I-squared-C ；I2C)总线。
4.按照权利要求1所述的处理模块，其特征在于所述控制单元耦接一系统基本输出输入系统(System BIOS)，所述系统基本输出输入系统侦测所述缓存器，并根据侦测结果，产生一控制信号，所述控制单元根据所述控制信号，致能所述第一或第二记忆单元。
5.按照权利要求4所述的处理模块，其特征在于所述控制单元，包括 一微控制器，根据所述控制信号，产生一切换信号；以及一切换器，根据所述切换信号，将一操作电压传送至所述第一或第二记忆单元，当所述操作电压被传送至所述第一记忆单元时，则所述第一记忆单元被致能，当所述操作电压被传送至所述第二记忆单元时，则所述第二记忆单元被致能。
6.按照权利要求5所述的处理模块，其特征在于所述控制单元更包括 一重置器，用来根据所述控制信号，重置所述绘图处理器；一第一系统管理总线(System Management Bus ;SMBus)，耦接在所述系统基本输出输入系统与所述绘图处理器之间；以及一第二系统管理总线，耦接在所述系统基本输出输入系统与所述微控制器之间。
7.按照权利要求5所述的处理模块，其特征在于所述微控制器具有一通用型输入输出 (GPIO)端，用来传送所述切换信号。
8.按照权利要求1所述的处理模块，其特征在于所述控制单元，包括 一微控制器，侦测所述缓存器，并根据侦测结果，产生一切换信号；以及一切换器，根据所述切换信号，将一操作电压传送至所述第一或第二记忆单元，当所述操作电压被传送至所述第一记忆单元时，则所述第一记忆单元被致能，当所述操作电压被传送至所述第二记忆单元时，则所述第二记忆单元被致能。
9.按照权利要求8所述的处理模块，其特征在于所述控制单元更包括一重置器，用来根据所述微控制器的侦测结果，重置所述绘图处理器。
10.按照权利要求1所述的处理模块，其特征在于所述控制单元，包括 一计数器；一微控制器，读取所述缓存器；一处理器，根据所述计数器的计数值以及所述微控制器的读取结果，产生一切换信号；以及一切换器，根据所述切换信号，将一操作电压传送至所述第一或第二记忆单元，当所述操作电压被传送至所述第一记忆单元时，则所述第一记忆单元被致能，当所述操作电压被传送至所述第二记忆单元时，则所述第二记忆单元被致能。
11.按照权利要求10所述的处理模块，其特征在于所述控制单元更包括一重置器，用来根据所述切换信号，重置所述绘图处理器。
12.按照权利要求10所述的处理模块，其特征在于当所述计数器的计数值等于一默认值，并且所述微控制器无法读取所述缓存器所储存的数据时，所述切换器传送所述操作电压予所述第二记忆单元。
13.按照权利要求12所述的处理模块，其特征在于所述默认值与一系统基本输出输入系统所进行的一设定动作的时间有关。
14.按照权利要求13所述的处理模块，其特征在于所述计数器计数到所述默认值的时间大于所述系统基本输出输入系统进行所述设定动作的时间。
15.按照权利要求1所述的处理模块，其特征在于所述第一记忆单元具有一第一识别码，所述第二记忆单元具有一第二识别码，所述第一识别码相同于第二识别码。
16.按照权利要求15所述的处理模块，其特征在于当所述第一记忆单元被致能时，所述缓存器储存所述第一识别码，当所述控制单元侦测不到所述缓存器所储存的所述第一识别码时，所述控制单元致能所述第二记忆单元，使得所述缓存器储存所述第二识别码。
17.按照权利要求1所述的处理模块，其特征在于所述第一记忆单元具有一第一旗标 (flag)，所述第二记忆单元具有一第二旗标，所述第一旗标不同于所述第二旗标。
18.按照权利要求17所述的处理模块，其特征在于当所述第一记忆单元被致能时，所述缓存器储存所述第一旗标，当所述控制单元侦测不到所述缓存器所储存的所述第一旗标时，所述控制单元致能所述第二记忆单元，使得所述缓存器储存所述第二旗标。
19.按照权利要求17所述的处理模块，其特征在于所述绘图处理器具有一通用型输入输出(GPIO)端，所述控制单元透过所述通用型输入输出端，读取所述缓存器。
20.一种操作系统，其特征在于包括包含权利要求1至权利要求19的任一项所述的特征的处理模块；以及一系统基本输出输入系统(System BIOS)，用来进行一设定动作。
21.一种处理方法，其特征在于包括致能一第一记忆单元，用来与一绘图处理器进行数据传输；判断所述绘图处理器与所述第一记忆单元之间的数据传输是否正常；以及当所述绘图处理器无法与所述第一记忆单元进行数据传输时，致能一第二记忆单元， 使得所述绘图处理器与所述第二记忆单元进行数据传输。
22.按照权利要求21所述的处理方法，其特征在于所述侦测步骤是侦测所述绘图处理器的一缓存器所储存的数据。
23.按照权利要求22所述的处理方法，其特征在于当所述绘图处理器与所述第一记忆单元进行数据传输时，储存一识别码在所述缓存器中。
24.按照权利要求22所述的处理方法，其特征在于当所述缓存器无法储存所述识别码时，则判定所述绘图处理器无法与所述第一记忆单元进行数据传输。
25.按照权利要求21所述的处理方法，其特征在于更包括当所述绘图处理器无法与所述第一记忆单元进行数据传输时，致能一第二记忆单元， 并重置所述绘图处理器。
全文摘要
一种处理模块，包括一绘图处理器(GPU)、一第一记忆单元、一第二记忆单元以及一控制单元。绘图处理器具有一缓存器。控制单元先致能第一记忆单元。当第一记忆单元被致能时，便可与绘图处理器进行数据传输。当第一记忆单元无法与绘图处理器进行数据传输时，控制单元致能第二记忆单元。当第二记忆单元被致能时，便可与绘图处理器进行数据传输。
文档编号G06T1/20GK102314670SQ20101021212
公开日2012年1月11日 申请日期2010年6月29日 优先权日2010年6月29日
发明者陈尚明, 黄顺治 申请人:技嘉科技股份有限公司