专利名称：多通道同步数据采集卡的制作方法
技术领域：
本发明属于数据采集与传输技术领域，特别地，适用于导航计算中对加速度信 息、温度信息等模拟信息的高速同步数据采集。
背景技术：
PC/104嵌入式计算机是1987年出现的，由于其具有小巧的尺寸、高度的可靠 性、低廉的成本及可灵活配置的结构，同时PC/104规范与PC的ISA(Industry Standard
Architecture)总线标准相容，故PC/104用户可从大量的PC资源(包括硬件、软件和外 设)中受益。因此，使用PC/104作为导航计算机在导航系统中大量应用。导航系统是一个实时动态系统，对陀螺及加速度计的数据采集、系统误差矫正 和系统信息处理具有很强的实时性，对系统的信息处理速度要求较高。因此，在采集陀 螺及加速度数据时，应尽可能采用外围逻辑电路完成，使导航计算机将更多的时间用于 系统的解算及误差补偿计算。导航解算时，要求每个加速度计的数据采集必须在同一时 刻完成，因此，对加速度计的数据采集，必须同时对3个加速度计采样。目前，市场上 基于PC/104总线标准已经开发出种类繁多的采集卡产品，但传统上的多通道数据采集 卡，模拟信号需要经过多路模拟开关，分时切入模数转换器(AD)进行循环采样，并没有 做到多通道的、实时同步采样。其次，大部分的采集卡分辨率不够高，无法实现高精度 的数据采集。因此，本发明将提供一种新的多通道同步采集卡，实现在一次AD转换过 程中，多路加速度计信息同时采样、转换，并且以FPGA集成FIFO为缓存，采用中断方 式，通过PC/104总线传输到导航计算机中，从而大大提高导航计算机的解算速度。
发明内容
本发明提供的数据采集卡具有PC/104总线插槽，可以直接与具有PC/104总线 插槽的嵌入式计算机相连接。该采集卡的电源由嵌入式计算机通过PC/104总线为其提{共。本发明提供的多通道同步数据采集卡可以同时进行四通道的数据采集，主要 由现场可编程门阵列FPGA(Field Programmable Gate Array)、信号调理电路、4片18位
AD、3片数据锁存器等构成。FPGA与PC/104的地址总线相连接，实现地址译码并产生逻辑控制信号，从而 实现对AD转换电路、锁存器、FIFO等各个单元的状态进行控制。锁存器直接与PC/104 的数据总线连接，实现AD转换后数据的传输。AD转换后的数字信号为18位，所以需 要3片锁存器进行锁存。四片AD转换器的转换控制由FPGA提供的同一路信号进行控制，因此可以保证 采样转换的同步性。采样转换完毕后，将数据保存在FIFO中，并发送中断请求，最后通 过PC/104总线分时读取，完成整个数据采集过程。本发明用FPGA集成FIFO的方式代替硬件FIFO，利用FPGA内部资源生成FIFO不仅使整个系统更加紧凑、稳定和可靠，而且可以灵活设置先进先出存储器(FIFO)的大 小，满足不同应用场合的需求。本发明解决了导航系统中多路信号采样不同步的问题，并且转换精度高，采集 卡地址可以在一定范围内任意设置，具有广泛的应用前景。
图1为本发明提供的多通道同步数据采集卡的原理框图，对图中的数字标示说 明如下1-信号调理电路；2-AD 转换器；3-FPGA ；4-锁存器；5-PC/104 总线；图2为上位机主程序流程图。图3为中断子程序流程图。
具体实施例方式下面结合附图1、图2、图3对本发明进行进一步的描述图1显示了本发明所述的多通道数据采集卡的信号控制流程。多通道同步数据采集卡同时进行四通道的数据采集，主要由现场可编程门阵列 FPGA(3)、信号调理电路(1)、4片18位AD(2)、3片数据锁存器(4)和PC/104(5)等 构成，FPGA与PC/104(5)的地址总线相连接，实现地址译码并产生逻辑控制信号，从 而实现对AD转换电路、锁存器、FIFO等各个单元的状态进行控制，锁存器(4)直接与 PC/104(5)的数据总线连接，实现AD转换后数据的传输，AD转换后的数字信号为18 位，所以需要3片锁存器(4)进行锁存。FPGA集成FIFO的方式代替硬件FIFO，实现 了 FPGA内部资源的最大化利用，提高了系统的灵活性与可扩展性，利用Quartos II提供 的MegaWizardPlugJn Manager工具通过设置相应的参数创建了一个异步FIFO，其存储 器容量为8X18bit，利用FPGA内部资源生成FIFO不仅使整个系统更加紧凑、稳定和可 靠，而且可以灵活设置先进先出存储器(FIFO)的大小，满足不同应用场合的需求。PC104 中，当 A9 AO = 1100000000，WR = 0，RD = 1 时进行地址译码产 生AD启动转换CONVST信号，下降沿有效，4个AD同时进行数据转换。当BUSY1、 BUSY2、BUSY3与BUSY4信号由高电平变为低电平时，表示4通道数据全部转换完毕， 开始自动进行写FIFO数据的操作。FPGA循环产生AD读取信号，当RD1=0，RD2 = 1，RD3 = 1，RD4 = 1 时将第一通道数据写入 FIFO ；当 RDl = 1，RD2 = 0，RD3 = 1，RD4 = 1 时将第二通道数据写入 FIFO ；当 RDl = 1，RD2 = 1，RD3 = 0，RD4 = 1 时将第三通道数据写入FIFO ；当RDl = 1，RD2 = 1, RD3 = 1, RD4 = 0时将第四通 道数据写入FIFO。FPGA对FIFO写操作进行计数，当计数值等于4时，表示写FIFO数 据完毕，这时将CONVST信号从低电平转换为高电平信号，停止AD采样转换与写FIFO 操作。同时，通过PC/104总线向上位计算机发送中断请求信号IRQ2，等待数据读取。
当A9 AO = 1100000010, WR = 1，RD = 0时，FPGA进行地址译码产生读 取FPGA集成FIFO的数据信号，将18位数据同时锁存进三片74LS573中。当A9 AO =1100000100, WR= 1，RD = 0 时，FPGA 进行地址译码使得 OEl = 0，LEl = 1，将 低8位数据读入上位计算机；当A9 AO = 1100001000, WR = 1，RD = 0时，FPGA
进行地址译码使得OE2 = 0，LE2 = 1，将D8 D15位数据读入上位计算机；当A9 AO = 1100001000, WR = 1，RD = 0 时，FPGA 进行地址译码使得 OE3 = 0，LE3 =
1，将D16 D17位数据读入上位计算机，3字节数据读取完毕后，进行组合则得到第一 通道的转换数据。重复上述过程可以顺序读取其余三个通道的数据。图2显示了本发明所述的多通道数据采集卡的基于PC/104总线上位计算机的主 程序软件工作流程。首先进行主程序的初始化，然后启动AD进行数据采样，在AD进 行数据采样的同时，主程序进行其它任务的执行，一旦AD采样完毕，中断标志位即被置 位，则CPU立即执行中断服务子程序，中断子程序执行完毕后，中断立即返回，则主程 序从断点处继续执行。这种中断设计，大大节省了 CPU时间，提高了程序的执行效率。图3显示了本发明所述的多通道数据采集卡的中断子程序的工作流程。整个数据采集卡以FPGA为控制核心，成功实现了多通道数据的同步采样，采 集精度高，符合PC/104总线标准，可以作为其标准模块直接使用。同时，将系统的逻辑 控制与数据缓冲集中到一片FPGA芯片上，采用柔性电路设计方法，增强了电路设计的 灵活性和可扩展性，在PC/104嵌入式导航系统中具有广泛的应用前景。
权利要求
1.一种多通道同步数据采集卡，用于PC/104嵌入式导航计算机，其特征在于，包括一 PC/104总线，其与导航计算机通信；多片模数转换器，多通道将模拟信号转化为数字信号；一现场可编程门阵列，其与PC/104总线的地址总线相连接，实现地址译码，并产生 逻辑控制信号，实现对AD转换电路、锁存器、FIFO等各个单元的状态进行控制； 多个信号调理电路，其将待测信号转换成模数转换器能够识别的标准信号； 多片8位数据锁存器，以锁存模数转换器转换后的数字信号。
2.根据权利要求1所述的数据采集卡，其特征在于，所述现场可编程门阵列内部集成 FIFO完成数据缓冲。
3.根据权利要求2所述的数据采集卡，其特征在于，模数转换器的转换控制由现场可 编程门阵列提供的同一路信号进行控制，因此可以保证多路信号采样转换的同步性。
4.根据权利要求3所述的数据采集卡，其特征在于，所述模数转换器为4片，所述8 位数据锁存器为3个。
5.根据权利要求4所述的数据采集卡，其特征在于，现场可编程门阵列进行地址译 码产生模数转换器启动信号，4个模数转换器同时进行数据转换，当通道数据全部转换 完毕，开始自动进行写FIFO数据的操作，FIFO数据完毕后停止模数转换器采样转换与 写FIFO操作，通过所述PC/104总线向导航计算机发送中断请求信号IRQ2，等待数据读 取。
6.根据权利要求5所述的数据采集卡，现场可编程门阵列进行地址译码产生读取现场 可编程门阵列集成FIFO的数据信号后，将第一通道的18位数据同时锁存进三片74LS573 中，依次将锁存在74LS573中的3字节数据读入导航计算机，组合后得到第一通道的转换 数据，重复上述过程以顺序读取其余三个通道的数据。
全文摘要
本发明提供了一种用于PC/104嵌入式导航计算机的多通道同步数据采集卡，可以同时进行四通道的数据采集，主要由现场可编程门阵列FPGA(FieldProgrammable Gate Array)、信号调理电路、4片18位AD、3片数据锁存器等构成。四片AD转换器的转换控制由FPGA提供的同一路信号进行控制，因此可以保证采样转换的同步性。采样转换完毕后，将数据保存在FPGA内部集成的FIFO中，利用中断方式，通过PC/104总线分时读取，完成整个数据采集过程。本发明解决了多通道采样中AD转换信号不同步的问题，并且转换精度高，采集卡地址可以在一定范围内任意设置，具有广泛的应用前景。
文档编号G06F13/12GK102023808SQ20101057725
公开日2011年4月20日 申请日期2010年12月7日 优先权日2010年12月7日
发明者刘朝华, 宋春雷, 毛玉良, 王勇, 谢玲, 陈家斌, 韩永强 申请人:北京理工大学