专利名称：基于fpga的快速沃尔什变换的实现方法
技术领域：
本发明涉及电子学领域和算法编程领域，主要是一种基于FPGA的快速沃尔什变 换的实现方法。
背景技术：
沃尔什函数系理论是随着数字电子技术一同发展起来的另一类完全正交函数系。 由于其仅仅只取+1和-1这两个数值，和数字逻辑特征一致，又与正弦函数有一系列本质上 类似的性质，因而在信号处理、通信和控制方面得到了广泛的应用。在水声扩频通信信号处理中，接收端对扩频码搜索需要进行大规模、重复性的沃 尔什变换，而通用DSP芯片，由于其芯片组成结构的限制，运算速度始终不能满足高速沃尔 什变换要求，以致水下扩频通信难以达到实时性要求。而针对大规模、重复性处理的应用， FPGA比通用DSP有着明显优势。在同等规模的门电路，在FPGA中几乎全部的门电路都被用 来实现计算，但DSP只能用内核中的某些功能单元来实现。因此采用FPGA来实现快速沃尔 什变换，将会对运算速度产生极大的提高。
发明内容
本发明的目的正是要克服上述技术的不足，而提供一种基于FPGA的快速沃尔什 变换的实现方法，在现场可编程门阵列(FPGA，Field Programmable Gate Array)中实现快 速沃尔什变换(FWT)算法，可以极大的提高该算法的运算速度，增强系统处理能力，最终达 到提高系统性能的目的。本发明解决其技术问题采用的技术方案这种基于FPGA的快速沃尔什变换的实 现方法，包括如下步骤采用双口 SRAM作为流水级的中间级，每两个双口 SRAM之间是一个 运算器，一组流水级结构一共有10组双口 SRAM，总共有两组流水级，两组流水级之间采用 乒乓缓存结构相互连接。作为优选，采用基于乒乓缓存的串行流水级结构，两组串行流水结构交替运算；
权利要求
1.一种基于FPGA的快速沃尔什变换的实现方法，其特征是包括如下步骤采用双口 SRAM作为流水级的中间级，每两个双口 SRAM之间是一个运算器，一组流水级结构一共有10 组双口 SRAM，总共有两组流水级，两组流水级之间采用乒乓缓存结构相互连接。
2.根据权利要求1所述的基于FPGA的快速沃尔什变换的实现方法，其特征是采用基 于乒乓缓存的串行流水级结构，两组串行流水结构交替运算；ι p~l N-X夂=如Σ(]产+。^…‘)N r-0 ,=0(5-2)数据从左边输入，右边输出，双口 SRAM的个数和节点数保持一致，每一个时钟周期运 算器进行两次加法运算，中间运算结果保存在双口 SRAM中，作为下一步骤的计算输入，每 N/2个时钟完成一个计算步骤，即使得式子(5-2)中的r值减少一个。
3.根据权利要求1所述的基于FPGA的快速沃尔什变换的实现方法，其特征是根据快 速沃尔什变换推导出地址序列如下Ar(I) =^(1)+^(1+2"-1)Ar (1+21"1) = Art (I)-Art (1+21"1) (5-3)其中1 = (m-i) X2n+k，m取值为从0到2114依次递增，k取值为从0到21(l_n依次递增， η表示第几个步骤，取值范围是1到10 ；由该公式设计出可编程的换序地址生成器，改变m，k这两个参数，生成快速沃尔什变 换中所需要的所有步骤所需要的变换地址，这些地址配合前面的双口 SRAM和运算器，组成 一个快速沃尔什变换组。
4.根据权利要求1所述的基于FPGA的快速沃尔什变换的实现方法，其特征是在快速 沃尔什变换的数据输入部分，设计一个输入数据填零模块，在结果输出部分，设计一个数据 选择模块，根据输入数据的有效个数，选择输出数据的有效个数。
全文摘要
本发明公开了一种基于FPGA的快速沃尔什变换的实现方法，包括如下步骤采用双口SRAM作为流水级的中间级，每两个双口SRAM之间是一个运算器，一组流水级结构一共有10组双口SRAM，总共有两组流水级，两组流水级之间采用乒乓缓存结构相互连接。本发明有益的效果(1)采用本设计实现快速沃尔什变换算法，可以有效的缩短其运算时间；(2)本设计能有效的降低产品成本，缩小产品的设计尺寸。(3)与传统电路设计相比，本设计可以有效减少研发时间。
文档编号G06F17/14GK102117264SQ20101062217
公开日2011年7月6日 申请日期2010年12月29日 优先权日2010年12月29日
发明者何菲玲, 熊省军, 王维, 翁奇财, 贺亚龙, 陈洪, 龚金岭 申请人:中国船舶重工集团公司第七一五研究所