专利名称：高速低功耗嵌入式存储卡的制作方法
技术领域：
本发明涉及嵌入式系统技术领域，具体来说，本发明涉及一种高速低功耗嵌入式存储卡。
背景技术：
随着IC产业的快速发展，嵌入式系统(Embedded System)已经成为电子信息产业中最具增长力的一个分支。伴随着手机、PDA、GPS、MP3/4、DV等移动终端的大量应用，嵌入式系统的市场正在以大约每年30%的速度递增着(IDC预测)。目前，嵌入式系统中大量应用存储卡来及时存储数据。然而，随着存储卡的大量的使用，存储卡本身的低功耗、强实时性以及成本成为影响嵌入式系统设计中的最重要一环，是许多设计人员必须面对的问题。随着各种嵌入式处理器功能越来越强，工作频率越来越高，可以用来处理大量的中断，同时可以进行大量的数据处理。但随之而来会带来功耗和固件空间的增加。另外，现有的各种存储卡规范为了增强功能，会扩展出很多请求，这些请求通常只是传递一些参数和状态，并不需要主控电路通过命令响应的方式对其进行处理。在目前的设计中，通常利用主控电路来频繁响应各种命令请求。图1为现有技术中一个嵌入式存储系统的模块结构示意图。如图所示，该存储系统100包括嵌入式存储卡101和与之相连接的读卡器104。其中该存储卡101又包括存储器102和主控电路103，存储器102用于存储数据，主控电路103分别与存储器102和读卡器104相连接，用于接收读卡器104发出的命令请求控制存储卡101的工作。具体来说，主控电路103可以要求存储器102进行读、写、擦除操作，也可以处理大量的命令中断，还可以进行CRC校验、非法命令(Illegal Command)等功能，需要处理的工作十分繁多。由此可见，现有的嵌入式存储系统其缺点至少包括1.主控电路长期处在工作状态，需要频繁工作，而主控电路是存储卡主要的耗电部件，这必然带来整个系统功耗的增加，与嵌入式系统设计中低功耗的要求互相背离；2.读卡器发出的每条请求均需要主控电路来响应，使得系统软件代码复杂，不易开发和维护，而且这也必然会带来固件空间的增加；3.读卡器发出的每条请求均需要主控电路来响应，其需要处理大量命令中断，这必然带来处理实时性的降低。
发明内容
本发明所要解决的技术问题是提供一种高速低功耗嵌入式存储卡，能够减少主控电路的工作负荷，降低功耗、简化软件代码、提高系统实时性。为了解决上述技术问题，本发明提供一种高速低功耗嵌入式存储卡，包括存储器，用于存储数据；主控电路，与所述存储器相连接，用于控制所述存储卡工作；命令过滤模块，分别与所述主控电路和读卡器相连接，用于过滤所述读卡器发出的不对所述存储器进行操作的请求。可选地，所述命令过滤模块包括命令接收模块，与所述读卡器相连接，用于接收所述读卡器发出的请求；命令判断模块，分别与所述命令接收模块和所述主控电路相连接，用于判断所述请求是否属于不对所述存储器进行操作的请求，将其中对所述存储器进行操作的请求传送到所述主控电路；命令库，与所述命令判断模块相连接，其内存储有需要对所述存储器进行操作的请求，作为所述命令判断模块的判断基准；以及命令返回模块，分别与所述命令判断模块和所述读卡器相连接，用于将所述不对所述存储器进行操作的请求返回给所述读卡器。可选地，所述命令过滤模块还包括命令库扩展模块，与所述命令库相连接，用于根据实际需求对所述命令库中存储的所述请求进行增加、删除或者修改。可选地，对所述存储器进行操作的请求可包括读请求、写请求和/或擦除请求。可选地，所述命令过滤模块采用与所述存储卡系统总线同步的时钟，或者采用自身的异步时钟。可选地，所述命令过滤模块与所述主控电路集成为一体，或者彼此分离。可选地，所述主控电路通过直接内存访问或者自搬移的方式对所述存储器进行操作。可选地，所述存储卡为Micro SD卡。可选地，被所述命令过滤模块过滤掉的请求按照一存储卡规范返回所述读卡器。可选地，所述存储卡规范包括SD卡联盟物理层说明书V2. 0。可选地，所述存储器为NAND快闪存储器、NOR快闪存储器、SPI快闪存储器或其组
I=I O与现有技术相比，本发明具有以下优点本发明在读卡器与存储卡的主控电路之间设置命令过滤模块，将读卡器发出的不对存储器进行读/写/擦除操作的请求预先过滤掉，能够减少主控电路的工作负荷，使主控电路只处理读/写/擦除命令请求，降低存储卡功耗、软件代码编写简单、易于维护、节省数据空间、提高系统响应的速度。本发明非常适合在低功耗，低成本的嵌入式存储卡系统中采用。
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中图1为现有技术中一个嵌入式存储系统的模块结构示意图；图2为本发明一个实施例的高速低功耗嵌入式存储系统的模块结构示意图；图3为本发明一个实施例的高速低功耗嵌入式存储卡的命令过滤模块的内部详细模块结构示意图；图4为本发明另一个实施例的高速低功耗嵌入式存储卡的命令过滤模块的内部详细模块结构示意图；图5为本发明一个实施例的高速低功耗嵌入式存储卡的工作流程图。
具体实施例方式下面结合具体实施例和附图对本发明作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本发明，但是本发明显然能够以多种不同于此描述地其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本发明的保护范围。图2为本发明一个实施例的高速低功耗嵌入式存储系统的模块结构示意图。如图所示，该高速低功耗嵌入式存储系统200可以包括高速低功耗嵌入式存储卡201和与之相连接的读卡器204。该嵌入式存储卡201又可以包括依次相连接的存储器202、主控电路 203和命令过滤模块(F-Module) 205。其中，存储器202用于存储数据；主控电路203与存储器202相连接，用于控制存储卡201工作；命令过滤模块205分别与主控电路203和读卡器204相连接，用于过滤读卡器204发出的不对存储器202进行操作的请求。图3为本发明一个实施例的高速低功耗嵌入式存储卡的命令过滤模块的内部详细模块结构示意图。如图所示，该命令过滤模块205可以进一步包括命令接收模块2051、 命令判断模块2052、命令库2053和命令返回模块2055。其中，命令接收模块2051与读卡器204相连接，用于接收读卡器204发出的请求；命令判断模块2052分别与命令接收模块 2051和主控电路203相连接，用于判断请求是否属于不对存储器202进行操作的请求，将其中对存储器202进行操作的请求传送到主控电路203 ；命令库2053与命令判断模块2052 相连接，其内存储有需要对存储器202进行操作的请求，作为命令判断模块2052的判断基准；以及命令返回模块2055分别与命令判断模块2052和读卡器204相连接，用于将不对存储器202进行操作的请求返回给读卡器204。另夕卜，由于命令过滤模块205的过滤规则可以按照设计经验进行扩展 (extendable)，例如可以加入进行CRC校验，非法命令(Illegal Command)等功能，则命令过滤模块205还可以包括其他模块。图4为本发明另一个实施例的高速低功耗嵌入式存储卡的命令过滤模块的内部详细模块结构示意图。如图所示，该命令过滤模块205还可以包括命令库扩展模块20M，其与命令库2053相连接，用于根据实际需求对命令库2053中存储的请求进行增加、删除或者修改，例如加入进行CRC校验，非法命令等。在本实施例中，以嵌入式存储卡中最常见的Micro SD卡为例继续下面的描述，该存储卡201包括依次相连接的存储器202、主控电路203和命令过滤模块205。其中，该存储器202可以为NAND快闪存储器、NOR快闪存储器、SPI快闪存储器或其组合。在系统上电启动后，主控电路203处于“休眠(Idle)”状态(可以是低功耗状态)，一直等待外部的命令请求，而外部发送的每条请求均需要通过命令过滤模块205过滤。根据SD 卡联盟物理层说明书 V2. 0 (SD Card Association Physical Layer Specification V2. 0)的规定，Micro SD卡的存储卡规范共有1 条命令请求。然而，这128 条命令中，只有CMD 24/25/17/18/38这五条命令需要通知主控电路203来控制“NAND快闪存储器”进行数据存取，归纳来说，包括读请求、写请求和/或擦除请求。而其余命令均可以通过命令过滤模块205进行简单处理并过滤掉。于是用户可以将CMD Μ/25/17/18/38这五条命令存入命令库2053中，作为命令判断模块2052的判断基准。命令判断模块2052在对请求进行判断时，会与其中的这五条命令作比较，看看其是否属于应该被过滤掉的范围。命令过滤模块205可以采用与存储卡201系统总线同步的时钟，也可以采用自身的异步时钟。通常来说，采用与系统总线同步的时钟会更加节省功耗。这样，主控电路203 只需要响应五条命令的请求。图5为本发明一个实施例的高速低功耗嵌入式存储卡的工作流程图。如图所示， 该工作流程包括执行步骤S501，由读卡器发出命令请求，其可以各种命令请求。然后执行步骤S502，命令过滤模块205会判断该命令请求是否为读/写/擦除请求，如果判断该命令请求为读/写/擦除请求，则进行下一步，如果判断该命令请求不是读/写/擦除请求，则命令过滤模块205将各种命令中非读/写/擦除操作的命令请求均过滤掉，只留下需要存储记忆的命令请求，来通知主控电路203。最后，执行步骤S503，主控电路203根据请求的具体情况，来分配资源，可以通过直接内存访问(Direct Memory Access, DMA)或者自搬移的方式对存储器202进行数据的读取、写入或者擦除。而被命令过滤模块205过滤掉的请求按照例如上述存储卡规范(SD卡联盟物理层说明书V2.0)返回读卡器204。由此，本发明可以最大限度的降低存储卡201的功耗，节省代码空间。命令过滤模块205经过专门的测试，可以形成专门的硬件模块，方便测试，维护成本低，系统可靠性高。在结构上，命令过滤模块205可以与主控电路203集成为一体，也可以做成彼此分离，各自独立。本发明在读卡器与存储卡的主控电路之间设置命令过滤模块，将读卡器发出的不对存储器进行读/写/擦除操作的请求预先过滤掉，能够减少主控电路的工作负荷，使主控电路只处理读/写/擦除命令请求，降低存储卡功耗、软件代码编写简单、易于维护、节省数据空间、提高系统响应的速度。本发明非常适合在低功耗，低成本的嵌入式存储卡系统中采用。本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本发明权利要求所界定的保护范围之内。
权利要求
1.一种高速低功耗嵌入式存储卡，包括存储器，用于存储数据；主控电路，与所述存储器相连接，用于控制所述存储卡工作；命令过滤模块，分别与所述主控电路和读卡器相连接，用于过滤所述读卡器发出的不对所述存储器进行操作的请求。
2.根据权利要求1所述的嵌入式存储卡，其特征在于，所述命令过滤模块包括命令接收模块，与所述读卡器相连接，用于接收所述读卡器发出的请求；命令判断模块，分别与所述命令接收模块和所述主控电路相连接，用于判断所述请求是否属于不对所述存储器进行操作的请求，将其中对所述存储器进行操作的请求传送到所述主控电路；命令库，与所述命令判断模块相连接，其内存储有需要对所述存储器进行操作的请求， 作为所述命令判断模块的判断基准；以及命令返回模块，分别与所述命令判断模块和所述读卡器相连接，用于将所述不对所述存储器进行操作的请求返回给所述读卡器。
3.根据权利要求2所述的嵌入式存储卡，其特征在于，所述命令过滤模块还包括命令库扩展模块，与所述命令库相连接，用于根据实际需求对所述命令库中存储的所述请求进行增加、删除或者修改。
4.根据权利要求1至3中任一项所述的嵌入式存储卡，其特征在于，对所述存储器进行操作的请求包括读请求、写请求和/或擦除请求。
5.根据权利要求1所述的嵌入式存储卡，其特征在于，所述命令过滤模块采用与所述存储卡系统总线同步的时钟，或者采用自身的异步时钟。
6.根据权利要求1或5所述的嵌入式存储卡，其特征在于，所述命令过滤模块与所述主控电路集成为一体，或者彼此分离。
7.根据权利要求1或5所述的嵌入式存储卡，其特征在于，所述主控电路通过直接内存访问或者自搬移的方式对所述存储器进行操作。
8.根据权利要求1至3中任一项所述的嵌入式存储卡，其特征在于，所述存储卡为 Micro SD 卡。
9.根据权利要求8所述的嵌入式存储卡，其特征在于，被所述命令过滤模块过滤掉的请求按照存储卡规范返回所述读卡器。
10.根据权利要求9所述的嵌入式存储卡，其特征在于，所述存储卡规范包括SD卡联盟物理层说明书V2.0。
11.根据权利要求1或8所述的嵌入式存储卡，其特征在于，所述存储器为NAND快闪存储器、NOR快闪存储器、SPI快闪存储器或其组合。
全文摘要
本发明提供一种高速低功耗嵌入式存储卡，包括存储器，用于存储数据；主控电路，与存储器相连接，用于控制存储卡工作；命令过滤模块，分别与主控电路和读卡器相连接，用于过滤读卡器发出的不对存储器进行操作的请求。本发明在读卡器与存储卡的主控电路之间设置命令过滤模块，将读卡器发出的不对存储器进行读/写/擦除操作的请求预先过滤掉，能够减少主控电路的工作负荷，使主控电路只处理读/写/擦除命令请求，降低存储卡功耗、软件代码编写简单、易于维护、节省数据空间、提高系统响应的速度。本发明非常适合在低功耗，低成本的嵌入式存储卡系统中采用。
文档编号G06K19/07GK102222251SQ20111017252
公开日2011年10月19日 申请日期2011年6月23日 优先权日2011年6月23日
发明者吴勇刚 申请人:中颖电子股份有限公司