专利名称：射频识别读写器的制作方法
技术领域：
本发明涉及非接触式的自动识别技术领域，特别涉及射频识别读写器。
背景技术：
高集成度、低成本、低功耗的射频识别(RFID，Radio Frequency Identification) 读写器对建设智能化社会有重要的作用。如果将其集成到手机和其他各类移动终端，不仅可进一步拓展目前已逐步实施的众多射频识别应用领域，而且会产生许多全新应用领域。 例如，使用者可通过手机互联网联接方便地掌握感兴趣的产品信息，集成有RFID读写器和 GPS接收功能的手机可无缝隙地监督、定位和跟踪产品，从而提高消费者选择产品的灵活性以及产品供应链的管理效率。目前，一些主要的手机厂商(如诺基亚)已带头在其主要产品中采纳RFID功能，其他厂商也必将跟进。如图1所示，ABI Research预测2015年单在亚太地区市场就将有5千5百多万的RFID手机消费量。目前实用的RFID技术存在五个标准体系1. ISOdnternational Standard Organization)标准体系，包括 IS0/IEC 18000、 IS0/IEC 14443、IS0/IEC 15693 系列标准；2. EPC Global (Electronic Product Code)标准体系；3.源于日本的Ubiquitous ID标准体系；4.中国信息产业部的800/900MHZ频段射频识别RFID技术应用规定[5]；5.中国联通手机2. 4G频率NFC应用业务规范和中国移动通信企业标准手机支付 RFID-SIM卡片基础技术方案。按应用频率的不同，RFID技术可分为低频(LF)、高频(HF)、超高频(UHF)、微波 (MW)四类；相对应的代表性频率分别为低频135KHz以下、高频13. 56MHz、超高频860M 960MHz、微波 2. 4GHz 及 5. 8GHz。RFID的应用前景广阔，是全球竞争激烈的高技术行业之一。但由于RFID全球标准、频段不统一，产品不兼容，地阻碍了各类应用的推广，因此，多频段、多标准、便携式的 RFID读写器市场即将应运而生。目前，基于分立元件的RFID读写器已经全面开发，但是设备一般比较庞大、昂贵而且功耗高。最近两年，RFID读写器射频前端系统集成芯片和标签的研究，吸引了众多国内外研究人员的注意，但基本上全部是局限于单一频段和单一标准的， 主要可分为HF和UHF两大阵营。一方面，世界经济、技术正朝着全球化迅速发展，另一方面，不同国家和地方存在着日益严重的保护主义和技术/贸易壁垒；这两种因素的存在，使得开发以不变应万变的兼容产品势在必行。因此，需要提供多标准、多频段RFID读写器的关键技术，使用利于大规模推广的廉价CMOS工艺制程，开发低功耗的射频收发器前端，为促进物联网技术和应用的发展、建设智能社会体系作出一份贡献。
发明内容
本发明解决的问题是，提供一种多频段选择射频识别读写器，以简化设计、缩短开发时间、节约开发和设计成本。为解决上述问题，本发明提供一种射频识别读写器，包括射频收发器前端模块，用于接收和发射射频信号；数字信号处理器，用于处理数字化的所述射频收发器前端模块接收的射频信号， 输出待对外发射的数字信号；其特征在于，还包括接收机，用于处理所述射频收发器前端模块接收到的各种频段的射频信号，将处理后的信号输出到所述数字信号处理器；发射机，用于处理所述数字信号处理器输出的与各种频率相对应的数字信号，将处理后的信号输出到所述射频收发器前端模块；频率合成器，用于在至少一个工作频段向所述接收机或发射机提供本振混频信号；所述本振混频信号是根据所述射频收发器前端模块的接收信号的频率或所述数字信号处理器的输出信号对应的频率锁定的。可选的，所述接收机、发射机和数字信号处理器集成于射频识别读写器芯片组。可选的，所述频率合成器包括用于配合以产生本振信号的压控振荡器和小数分频频率合成器；本振除法器，用于分频或缓冲所述本振信号；本振混频器，用于混频或缓冲所述本振信号和所述本振除法器分频或缓冲后的信号；除法器，用于分频或缓冲所述本振混频器混频或缓冲后的信号，产生并输出所述频率合成器输出的混频信号。可选的，所述压控振荡器和小数分频频率合成器联合生成本振信号的频率范围是 3200MHz-3900MHzo可选的，所述本振除法器、本振混频器和除法器能编程，适于处理与各接收、发射频率信号对应的信号。可选的，所述接收机包括低噪声放大器，用于放大所述射频收发器前端模块接收到各频段的射频信号；接收机混频器，用于将放大后的射频信号与所述频率合成器生成的本振信号进行混频后产生低频基带信号；接收机滤波器，用于对混频后的信号去除干扰； 数模转换器，用于将去除干扰后的信号数字化，并将数字化后的信号输出到所述数字信号处理器。可选的，所述低噪声放大器包括，0. 135-13. 56MHz低噪声放大器、433MHz低噪声放大器、900MHz低噪声放大器、2450MHz低噪声放大器或5800MHz低噪声放大器。可选的，接收机混频器、接收机滤波器和数模转换器能编程，适于处理与各频率相对应的信号。可选的，所述发射机包括数模转换器，用于将所述数字信号处理器输出的数字信号转化成模拟信号；发射机滤波器，用于对数模转换后的模拟信号消除干扰；功率驱动放大器，用于将待发射的信号放大到与所述数字信号处理器输出的数字信号内容相应的功率值，并将放大后的信号输出到所述射频收发器前端模块。可选的，所述发射机还包括发射机混频器，用于将滤波消除干扰后的信号与所述频率合成器生成的混频信号混频，并将混频后的信号输出到所述功率驱动放大器。可选的，所述功率驱动放大器包括，5800MHz功率驱动放大器、2450MHz功率驱动放大器、900MHz功率驱动放大器、433MHz功率驱动放大器或0. 135-13. 56MHz功率驱动发放大器。 可选的，所述射频收发器前端模块包括天线和/或耦合电感。 可选的，还包括能源管理器，用于向所述接收机、发射机和频率合成器提供能源。与现有技术相比，上述技术方案的射频读写器在接收、发射和频率合成技术中提供了多频段兼容的技术方案，在集成芯片中缩小芯片面积，并减少外围器件数，从而简化设计、缩短开发时间、节约开发和设计成本。
图1是本发明实施例的射频识别读写器的系统硬件结构示意图；图2是本发明实施例的射频识别读写器的频率合成器硬件结构示意图；图3是本发明实施例的射频识别读写器的接收机硬件结构示意图；图4是本发明实施例的射频识别读写器的发射机硬件结构示意图；图5是本发明实施例的射频识别读写器的系统框图。
具体实施例方式下面结合附图和具体实施例对本发明的射频识别读写器的具体实施方式
做详细的说明。请参考图1，其显示了本发明一个实施例的射频识别RFID读写器的系统硬件结构。所述射频识别RFID读写器用于处理接收到的射频信号，并输出射频信号。其包括射频收发器前端模块10、接收机11、发射机12、频率合成器13、数字信号处理器14。可选的，还包括能源管理器15。射频收发器前端模块10分别与接收机11、发射机12耦接。接收机11的第一端与射频收发器前端模块10耦接，第二端与数字信号处理器14耦接，第三端与频率合成器13 耦接。发射机12的第一端与射频收发器前端模块10耦接，第二端与数字信号处理器14耦接，第三端与频率合成器13耦接。频率合成器13的一端与数字信号处理器14耦接，另一端分别与接收机11、发射机12耦接。数字信号处理器14的一端与接收机11耦接，另一端与发射机12耦接。能源管理器15分别与接收机11、发射机12、频率合成器13、数字信号处理器14耦接。所述射频收发器前端模块10，用于接收和发射射频信号。其是耦合电感或是天线。 在接收、发射0. 135-13. 56MHz频率信号时，使用耦合电感；在接收、发射非0. 135-13. 56MHz 频段信号时使用天线。所述数字信号处理器14，用于处理数字化的所述射频收发器前端模块10接收的射频信号，输出待对外发射的数字信号。所述频率合成器13，用于在至少一个工作频段向所述接收机11或发射机12提供混频信号；所述混频信号是根据所述射频收发器前端模块10的接收信号的频率或所述数字信号处理器14的输出信号对应的频率生成的。当射频信号输入到所述接收机11时，所述频率合成器13对所有频段进行搜索后锁定最强信号频率，确定为当前工作频段，并输出与当前工作频段相应的混频信号。
比如，频率合成器13首先输出工作频段为13. 56MHz时对应的本振混频信号，后， 由数字信号处理器14判断是否能通过接收机11接收到13. 56MHz的射频信号，如果能接收到所述对应频段的接收信号，则由发射机12输出同一信号进行接收和发射通讯；如果数字信号处理器14判断没有13. 56MHz的射频信号，则通过频率合成器13输出下一频段对应的本振混频信号，比如433MHz，并由数字信号处理器14判断是否能通过接收机11接收到对应频段的射频信号，直到能收到所述对应频段的射频信号为止。所述接收机11，用于处理所述射频收发器前端模块10接收到的各种频段的射频信号，将处理后的信号输出到所述数字信号处理器14。特定频率的射频信号，通过对应的低噪声放大后与所述频率合成器13输出的对应的混频信号下变频混频，滤波去除干扰并数字化后，输出至数字信号处理器14。所述发射机12，用于处理所述数字信号处理器14输出的与各种频率相对应的数字信号，将处理后的信号输出到所述射频收发器前端模块10。特定频率的数字信号从数字信号处理器14输出后，转换成模拟信号再滤波去除干扰，当发射信号对应为433MHz及以上频率时，与频率合成器13输出的对应混频信号一起上变频混频，然后功率驱动放大并输出到对应的射频收发器前端模块10 ；当发射信号对应为0. 135-13. 56MHz频率时，转化成模拟信号并滤波后，直接功率驱动放大后输入射频收发器前端模块10。可选的，所述能源管理器15，负责给接收机11、发射机12、频率合成器13、数字信号处理器14提供能源。所述射频识别RFID读写器工作原理是接收并处理各频段信号时，其通过射频收发器前端模块10接收的各种频段的信号，按频率低噪声放大后，与频率合成器13输出的相应的混频信号下变频混频，随后滤波消除干扰，将模拟信号转换成数字信号，输入数字信号处理器14。处理并发射各频段信号时，其通过数字信号处理器14输出待发射特定频率数字信号，转换成模拟信号后，滤波去除干扰，当发射频段是433MHz及以上频段时，按频率与频率合成器13输出的相应混频信号上变频混频后，按频率功率驱动放大，最后输出到射频收发器前端模块10 ；当发射频段是0. 135-13. 56MHz时，因为调制信号的载波波形由数字信号处理器14直接合成，所以模拟信号滤波后直接进行功率驱动放大，最后输出到射频收发器前端模块10。可选的，不同频率信号不同时接收、发射及处理，在确保性能的前提下最大限度的参考图2，本发明实施例的射频识别读写器的频率合成器硬件结构。所述频率合成器13用于根据所述射频收发器前端模块的接收信号的频率或所述数字信号处理器的输出信号对应的频率，生成相应的混频信号，并至少在一种频率信号的接收、发射模式下向接收机11、发射机12提供混频信号，其包括压控振荡器132、小数分频频率合成器131、本振除法器134、本振混频器133和除法器135。小数分频频率合成器131的输入端与数字信号处理器14的输出端耦接，小数分频频率合成器131的输出端与压控振荡器132的输入端耦接，压控振荡器132的输出端分别与本振混频器133、本振除法器134的输入端耦接，本振除法器134的输出端与本振混频器 133耦接，本振混频器133的输出端与除法器135的输入端耦接，除法器135的输出端分别与接收机混频器112，发射机混频器123的耦接。所述的压控振荡器132和小数分频频率合成器131用于配合以产生本振信号。所述本振除法器134，用于分频或缓冲所述本振信号。所述本振混频器133，用于混频或缓冲所述本振信号和所述本振除法器134分频或缓冲后的信号。所述除法器135，用于分频或缓冲所述本振混频器133混频或缓冲后的信号，产生所述频率合成器13输出的混频信号。以下参考图5详细说明各接收/发射波段情况下频率合成器13的工作原理当接收/发射波段为5800MHz，压控振荡器132的频率设置为3867MHz。相应，本振除法器134设置为2分频，除法器135设置为缓冲，本振混频器133设置为混频。其本振信号产生方法为压控振荡器132的输出与自己的2分频上变频混频。当接收/发射波段为M50MHZ，压控振荡器132的频率设置为3267MHz。相应，本振除法器134设置为2分频，除法器135设置为2分频，本振混频器133设置为混频。其本振信号产生方法为压控振荡器132的输出与自己的2分频上变频混频，然后2分频。当接收/发射波段为900MHz，压控振荡器132的频率设置为3600MHz。相应，本振除法器134设置为2分频，除法器135设置为6分频，本振混频器133设置为混频。其本振信号产生方法为压控振荡器132的输出与自己的2分频上变频混频，然后6分频。当接收/发射波段为433MHz，压控振荡器132的频率设置为3464MHz。相应，本振除法器134设置为2分频，除法器135设置为12分频，混频器133设置为混频。其本振信号产生方法为压控振荡器132的输出与自己的2分频上变频混频，然后12分频。当接收/发射波段为13. 56MHz，压控振荡器132的频率设置为3471MHz。相应，本振除法器134设置为2分频，混频器设置为缓冲，除法器设置为1 分频。其本振信号产生方法为压控振荡器132的输出2分频，然后1 分频。当接收/发射波段为0. 135MHz，压控振荡器132不工作。请参考图3，其显示了本发明实施例的射频识别读写器的接收机硬件结构。所述接收机11，用于处理所述射频收发器前端模块接10收到的各种频段的射频信号，将处理后的信号输出到所述数字信号处理器14。其包括低噪声放大器111、接收机混频器112、接收机滤波器113、模数转换器114。低噪声放大器111的输入端与射频收发器前端模块10的输出端耦接，低噪声放大器111的输出端与接收机混频器112输入端耦接，接收机混频器112另一输入端与频率合成器13的输出端耦接，接收机混频器112输出端与接收机滤波器113的输入端耦接，接收机滤波器113的输出端与模数转换器114的输入端耦接，模数转换器114的输出端与数字信号处理器14的输入端耦接。所述低噪声放大器111，用于放大所述射频收发器前端模块10接收到的各频段的射频信号。低噪声放大器一般位于放大链路的输入端，针对给定的增益要求，引入尽可能小的内部噪声，并在输出端获得最大可能的信噪比。不同频段的射频信号，通过各自的低噪声放大器放大后输出到接收器混频器112。参考附图5，在本实施例中，所述低噪声放大器111包括，第一低噪声放大器1115、 第二低噪声放大器1114，第三低噪声放大器1113、第四低噪声放大器1112、第五低噪声放大器1111。第一低噪声放大器1115的输入端与耦合电感耦接，第二低噪声放大器1114，第三低噪声放大器1113、第四低噪声放大器1112、第五低噪声放大器1111的输入端与天线接口耦接，以上各低噪声放大器的输出端均与接收机滤波器的输入端耦接。所述第一低噪声放大器1115，用于放大0. 135-13. 56MHz频段的接收信号。所述第二低噪声放大器1114，用于放大433MHz频段的接收信号。所述第三低噪声放大器1113，用于放大900MHz频段的接收信号。所述第四低噪声放大器1112，用于放大M50MHZ频段的接收信号。所述第五低噪声放大器1111，用于放大5800MHz频段的接收信号。在本实施例中选用了 5个低噪声放大器，在其它实施方式中，可以根据实际的频段数需求调整低噪声放大器的个数。所述接收机混频器112，用于将放大后的射频信号与所述频率合成器13生成的混频信号混频或缓冲放大后的射频信号。所述接收机滤波器113，用于对混频后的信号去除干扰。接收频段的不同，用于获得与特定接收频段相同的特定频率而滤除其它频率，接收信号被进一步放大和滤除干扰， 而且由于自阻塞、自混频以及不对称引起的直流偏置也可被抑制，输出正交信号I和Q。所述模数转换器114，用于将去除干扰后的信号数字化，并将数字化后的信号输出到所述数字信号处理器。所述接收机的工作原理是，低噪声放大器111将放大后的信号的输出到接收机混频器112。接收机混频器112根据频率合成器锁定的频率设置模式，当接收到的信号为 0. 135MHz时，接收机混频器112设置为缓冲模式，不混频直接输出信号；当接收到的信号为非0. 135MHz时，接收机混频器112根据频段与相应的频率合成器13输出混频信号混频后， 将输入信号转换成低频信号输出。接收机混频器112将处理后的信号输出到接收机滤波器 113。接收机滤波器的参数根据频率合成器13锁定的频率设置。经过低通滤波器后，信号同时被进一步放大和滤除干扰，而且由于自阻塞、自混频以及不对称引起的直流偏置也可被抑制。接收机滤波器113输出正交信号I和Q，经由模数转换器转114换成数字信号后发送到数字信号处理器14。模数转换器114的参数根据频率合成器13锁定的频率设置。请参考图4，是本发明实施例的射频识别读写器的发射机硬件结构。所述发射机用于处理来自数字信号处理器14的信号，并向射频收发器前端模块10提供输入信号。其包括数模转换器121、发射机滤波器122、发射机混频器123与驱动功率放大器124。数模转换器121的输入端与数字信号处理器14的输出端耦接，数模转换器121的输出端与发射机滤波器122输入端耦接，发射机滤波器122另一输入端与频率合成器13耦接，发射机滤波器122输出端与发射机混频器123输入端耦接，发射机混频器123输出端与发射功率驱动放大器124的输入端耦接。发射功率驱动放大器125的输出端与射频收发器前端模块10耦接。所述发射机功率驱动器124，用于将待发射的信号放大到与所述数字信号处理器输出的数字信号内容相应的功率值，并将放大后的信号输出到所述射频收发器前端模块。 当要求发射信号频段为0. 135-13. 56MHz时，接收从发射机滤波器122直接输出的信号；当要求发射信号频段为433MHz频段时，接收从第四发射机混频器1234输出的信号；当要求发射信号频段为900MHz频段时，接收从第三发射机混频器1233输出的信号；当要求发射信号频段为M50MHz频段时，接收从第二发射机混频器1232输出的信号；当要求发射信号频段为5800MHz频段时，接收从第一发射机混频器1231输出的信号。所述发射机混频器123，用于将滤波消除干扰后的信号与所述频率合成器13生成的混频信号混频，并将混频后的信号输出到所述功率驱动放大器。用于根据发射频率的频段指令要求，将发射机滤波器122的输出频率与频率合成器13输出的相应的频率混频后， 向发射功率驱动放大器1 输出该信号。所述发射机滤波器122，用于对数模转换后的模拟信号消除干扰，并向发射极混频器123输出该信号，或直接向发射功率驱动放大器IM输出该信号。当发射频率的频段为0. 135-13. 56MHz时，直接向发射功率驱动放大器IM输出该信号；当发射频率的频段为 433MHz及以上时，向发射极混频器123输出该信号。所述模数转化器121，用于将所述数字信号处理器14输出的数字信号转化成模拟信号，并输出到所述发射机滤波器122。参考图5，在本实施例中，所述发射机混频器123，包括第一发射机混频器1231，第二发射机混频器1232，第三发射机混频器1233，第四发射机混频器1234。上述发射机混频器的输入端均与发射机滤波器122耦接，输出端与发射机功率驱动器1 耦接。所述第一发射机混频器1231，用于5800MHz发射信号频段的混频。所述第二发射机混频器1232，用于M50MHZ发射信号频段的混频。所述第三发射机混频器1233，用于900MHz发射信号频段的混频。所述第四发射机混频器1234，用于433MHz发射信号频段的混频。在本实施例中，选用了 4个发射机混频器，在其它实施例中，可以根据频段数的要求调整发射机混频器的个数。所述发射机的工作原理是，待对外发射的数字信号，从由数字信号处理器14输出到所述数模转换器121，将该数字信号转换成的相应的模拟信号输出到发射机滤波器122， 针对该频段滤波，消除干扰。当发射频段为433MHz及以上时，发射机混频器123将发射机滤波器122的输出信号与频率合成器输出的相应频段的混频信号上变频混频后，由功率驱动放大器1 将该频段的信号功率放大，并向射频收发器前端模块10的输出该频段的发射信号；当发射频段要求为0. 135-13. 56MHz时，因为调制信号的载波波形由数字信号处理器 14直接合成，所以发射机滤波器122将处理后的信号直接输出到功率驱动放大器124。功率驱动放大后的信号输出到射频收发器前端模块10。本实施例技术方案的射频读写器在接收、发射和频率合成技术中提供了多频段兼容的技术方案，在集成芯片内缩小芯片使用面积，并减少片外器件数，从而简化设计、缩短开发时间、节约开发和设计成本。以上公开了本发明的多个方面和实施方式，本领域的技术人员会明白本发明的其它方面和实施方式。本发明中公开的多个方面和实施方式只是用于举例说明，并非是对本发明的限定，本发明的真正保护范围和精神应当以权利要求书为准。
权利要求
1.一种射频识别读写器，包括射频收发器前端模块，用于接收和发射射频信号；数字信号处理器，用于处理数字化的所述射频收发器前端模块接收的射频信号，输出待对外发射的数字信号；其特征在于，还包括接收机，用于处理所述射频收发器前端模块接收到的各种频段的射频信号，将处理后的信号输出到所述数字信号处理器；发射机，用于处理所述数字信号处理器输出的与各种频率相对应的数字信号，将处理后的信号输出到所述射频收发器前端模块；频率合成器，用于在至少一个工作频段向所述接收机或发射机提供本振混频信号；所述本振混频信号是根据所述射频收发器前端模块的接收信号的频率或所述数字信号处理器的输出信号对应的频率锁定的。
2.根据权利要求1所述的射频识别读写器，其特征在于，所述接收机、发射机和数字信号处理器集成于射频识别读写器单一芯片内。
3.根据权利要求1所述的射频识别读写器，其特征在于，所述频率合成器包括 用于配合以产生本振信号的压控振荡器和小数分频频率合成器；本振除法器，用于分频或缓冲所述本振信号；本振混频器，用于混频或缓冲所述本振信号和所述本振除法器分频或缓冲后的信号； 除法器，用于分频或缓冲所述本振混频器混频或缓冲后的信号，产生并输出所述频率合成器输出的混频信号。
4.根据权利要求3所述的射频识别读写器，其特征在于，所述压控振荡器和小数分频频率合成器联合生成本振信号的频率范围是3200MHz-3900MHz。
5.根据权利要求3所述的射频识别读写器，其特征在于，所述本振除法器、本振混频器和除法器能编程，适于处理与各接收、发射频率信号对应的信号。
6.根据权利要求1所述的射频识别读写器，其特征在于，所述接收机包括 低噪声放大器，用于放大所述射频收发器前端模块接收到各频段的射频信号；接收机混频器，用于将放大后的射频信号与所述频率合成器生成的本振信号进行混频后产生低频基带信号；接收机滤波器，用于对混频后的信号去除干扰；数模转换器，用于将去除干扰后的信号数字化，并将数字化后的信号输出到所述数字信号处理器。
7.根据权利要求6所述的射频识别读写器，其特征在于，所述低噪声放大器包括， 0. 135-13. 56MHz低噪声放大器、433MHz低噪声放大器、900MHz低噪声放大器、2450MHz低噪声放大器或5800MHz低噪声放大器。
8.根据权利要求6所述的射频识别读写器，其特征在于，所述接收机混频器、接收机滤波器和数模转换器能编程，适于处理与各频率相对应的信号。
9.根据权利要求1所述的射频识别读写器，其特征在于，所述发射机包括 数模转换器，用于将所述数字信号处理器输出的数字信号转化成模拟信号； 发射机滤波器，用于对数模转换后的模拟信号消除干扰；功率驱动放大器，用于将待发射的信号放大到与所述数字信号处理器输出的数字信号内容相应的功率值，并将放大后的信号输出到所述射频收发器前端模块。
10.根据权利要求9所述的射频识别读写器，其特征在于，所述发射机还包括发射机混频器，用于将滤波消除干扰后的信号与所述频率合成器生成的本振混频信号混频，并将混频后的信号输出到所述功率驱动放大器。
11.根据权利要求9或10所述的射频识别读写器，其特征在于，所述功率驱动放大器包括，5800MHz功率驱动放大器、2450MHz功率驱动放大器、900MHz功率驱动放大器、433MHz 功率驱动放大器或0. 135-13. 56MHz功率驱动发放大器。
12.根据权利要求1所述的射频识别读写器，其特征在于，所述射频收发器前端模块包括天线和/或耦合电感。
13.根据权利要求1所述的射频识别读写器，其特征在于，还包括能源管理器，用于向所述接收机、发射机和频率合成器提供能源。
全文摘要
一种射频识别读写器，包括射频收发器前端模块，用于接收和发射射频信号；数字信号处理器，用于处理数字化的所述射频收发器前端模块接收的射频信号，输出待对外发射的数字信号；接收机，用于处理所述射频收发器前端模块接收到的各种频段的射频信号，将处理后的信号输出到所述数字信号处理器；发射机，用于处理所述数字信号处理器输出的与各种频率相对应的数字信号，将处理后的信号输出到所述射频收发器前端模块；频率合成器，用于在至少一个工作频段向所述接收机或发射机提供本振混频信号。应用所述射频识别读写器，可以简化设计、缩短开发时间、节约开发和设计成本。
文档编号G06K17/00GK102222249SQ20111020881
公开日2011年10月19日 申请日期2011年7月25日 优先权日2011年7月25日
发明者栗星星, 栗晶晶, 葛莉华, 赵岩 申请人:无锡里外半导体科技有限公司