专利名称：密码清除电路的制作方法
技术领域：
本发明涉及一种密码清除电路。
背景技术：
为了保证计算机的安全，用户通常会对计算机的BIOS及CMOS设置密码以防止未授权用户更改计算机的信息。过一段时间之后，如进行计算机的BIOS升级，而此时用户却忘记了当时设置的密码，如此则需拆开机箱以对主板上的BIOS及CMOS进行手动清除密码。现有的手动清除BIOS及CMOS密码是通过跳线的方式。该BIOS及CMOS跳线均包括一底座及一键帽，该底座包括三个引脚，其中第一引脚接地、第二引脚悬空、第三引脚连接于相应的芯片上。正常情况下，该键帽插接于第二及第三引脚上，当需清除BIOS或CMOS的密码时，即将键帽安装在第一及第二引脚上即可。然而，为了清除BIOS或CMOS密码，主板上需设置两个跳线，如此对于原本就空间紧张的主板来说或多或少的增加了电路板的大小，进而增加的主板的成本。
发明内容
鉴于以上内容，有必要提供一种可降低主板成本的密码清除电路。一种密码清除电路，用于清除位于一主板上的一 BIOS芯片及CMOS芯片内所设置的密码，该密码清除电路包括:
一跳线，包括一底座及一键帽，该底座包括第一、第二、第三及第四引脚；该第一引脚悬空，第三引脚接地，第二引脚与该BIOS芯片相连，第四引脚与该CMOS芯片相连；以及
一电源电路，连接于该底 座的第二及第四引脚上，还连接于BIOS芯片及CMOS芯片以为该BIOS芯片及CMOS芯片提供工作电压；
当需清除该BIOS芯片的密码时，将该键帽插接至该第二及第三引脚之间；当需清除该CMOS芯片的密码时，将该键帽插接至该第三及第四引脚之间。上述密码清除电路用于将该跳线同时连接于该BIOS芯片及CMOS芯片的密码清除引脚，如此使得当需清除该BIOS芯片内的密码时，只需将该键帽插接至该底座的第二及第三引脚之间；当需清除该CMOS芯片内的密码时，则只需将该键帽插接至该底座的第三及第四引脚之间，如此避免了使用两个不同的跳线来分别清除该BIOS芯片或CMOS芯片的密码所带来的主板空间的浪费，从而有效地降低了主板的成本。
图1是本发明密码清除电路的较佳实施方式的电路图。主要元件符号说明
权利要求
1.一种密码清除电路，用于清除位于一主板上的一 BIOS芯片及CMOS芯片内所设置的密码，该密码清除电路包括: 一跳线，包括一底座及一键帽，该底座包括第一、第二、第三及第四引脚；该第一引脚悬空，第三引脚接地，第二引脚与该BIOS芯片相连，第四引脚与该CMOS芯片相连；以及 一电源电路，连接于该底座的第二及第四引脚上，还连接于BIOS芯片及CMOS芯片以为该BIOS芯片及CMOS芯片提供工作电压； 当需清除该BIOS芯片的密码时，将该键帽插接至该第二及第三引脚之间；当需清除该CMOS芯片的密码时，将该键帽插接至该第三及第四引脚之间。
2.如权利要求1所述的密码清除电路，其特征在于:该密码清除电路还包括一滤波电路，该滤波电路包括一第一电阻及一电容，该第一电阻的一端与该电源电路相连，另一端通过该电容接地，还连接于该CMOS芯片，还连接于该底座的第四引脚。
3.如权利要求1所述的密码清除电路，其特征在于:该电源电路包括一电池、一电源、一肖特基二极管；该电源连接于该肖特基二极管的第一阳极，还连接于该底座的第二引脚；该电池的负极接地，正极连接于该肖特基二极管的第二阳极；该肖特基二极管的阴极连接于该底座的第四引脚。
4.如权利要求3所述的密码清除电路，其特征在于:该电源电路还包括一第二电阻，该肖特基二极管的第一阳极通过该第二电阻连接于该底座的第二引脚上。
5.如权利要求1所述的密码清除电路，其特征在于:该底座的第一、第二、第三及第四弓丨脚等间距的按顺序排成一排。
6.如权利要求1所述的密码清除电路，其特征在于:该底座的第一、第二、第三及第四弓I脚按顺序每两相邻弓I脚间的距离相等。
全文摘要
一种密码清除电路，用于清除位于一主板上的一BIOS芯片及CMOS芯片的密码，该密码清除电路包括一跳线及一电源电路。该跳线包括一底座及一键帽，该底座包括第一、第二、第三及第四引脚；该第一引脚悬空，第三引脚接地，第二引脚与该BIOS芯片相连，第四引脚与该CMOS芯片相连；该电源电路连接于该底座的第二及第四引脚上；当需清除该BIOS芯片密码时，将该键帽插接至该第二及第三引脚之间；当需清除该CMOS芯片密码时，将该键帽差距至该第三及第四引脚之间。本发明密码清除电路有效地降低该主板的成本。
文档编号G06F1/24GK103164007SQ20111040840
公开日2013年6月19日 申请日期2011年12月9日 优先权日2011年12月9日
发明者陈俊生, 邹华 申请人:鸿富锦精密工业(深圳)有限公司, 鸿海精密工业股份有限公司