专利名称：一种裸眼3d显示的数据采集与存储方法、系统及其装置的制作方法
技术领域：
本发明涉及3D显示技术，尤其涉及一种裸眼3D显示的数据采集与存储方法、系统及其装置。
背景技术：
裸眼3D显示技术由于能够摆脱长时间佩戴眼镜带来的头疼和眼睛疲劳等困扰， 是显示技术未来发展的主流。有一种裸眼3D显示技术是应用一种照射方向可控制的方向性背光技术。基于此原理，各厂商生产了 3D屏的样片，但是还没有方向性背光技术裸眼3D 显示设备上市。同时为了实现数据的高速率、低噪声、远距离、高准确度的传输，目前厂商生产裸眼 3D 样屏大部分采用 LVDS 接口(LVDS，Low-Voltage Differential Signaling 低压差分信号传输，是一种满足高性能数据传输应用的新型技术。)，即裸眼3D样屏输入的均为 LVDS信号(数字信号)。而不能使用电脑VGA输出的模拟信号。如图1所示，通常我们想在 3D屏上播放3D片源，只能从厂商片源里通过LVDS线与裸眼3D显示装置进行一对一的传输，很大程度地限制了 3D片源的输入。
因此，现有技术有待于完善和发展。发明内容
本发明的目的在于提供一种可将电脑VGA的模拟信号转化为数字信号进行裸眼 3D显示的高速数据采集与存储系统及其装置。
本发明的技术方案如下一种裸眼3D显示的数据采集与存储系统，其中，包括一模/数转换模块，用于接收模拟信号，并将模拟信号转换为数字信号； 一第一数据缓冲模块，用于过渡接收模/数转换模块输出的数据； 一数据位数转换模块，用于转换第一数据缓冲模块的数据位数； 至少一个SDRAM，用于储存数据位数转换模块输出数据； 一第二数据缓冲模块，用于将SDRAM的数据转换成3D影像所需的LVDS信号； 一 FPGA主控制模块，用于控制数据位数转换模块、第一数据缓冲模块和第二数据缓冲模块；一 LVDS发送器，用于发送LVDS信号。
所述一种裸眼3D显示的数据采集与存储系统，其中，所述SDRAM为二个，所述二个 SDRAM交替读写操作。
所述一种裸眼3D显示的数据采集与存储系统，其中，还包括了一用于控制所述 SDRAM的数据写入与读出的SDRAM控制器，所述SDRAM控制器与FPGA主控制模块连接。
所述一种裸眼3D显示的数据采集与存储系统，其中，还包括了一第三数据缓冲模块，用于过渡储存写入SDRAM的数据。
所述一种裸眼3D显示的数据采集与存储系统，其中，还包括一 I2C模块，用于初始3化模/数转换模块，所述I2C模块与FPGA主控制模块连接。
所述一种裸眼3D显示的数据采集与存储系统，其中，还包括一时钟同步模块，用于同步模/数转换模块、第一数据缓冲模块和第二数据缓冲模块的时钟，所述时钟同步模块与FPGA主控制模块连接。
所述一种裸眼3D显示的数据采集与存储系统，其中，还包括一方向性背光控制模块，用于控制背光方向性变化。
一种裸眼3D显示的高速数据采集与存储方法，包括以下步骤A、将模拟信号转换为数字信号，过渡储存在第一数据缓冲模块；B、将数字信号数据的位数转换成SDRAM的标准位数，过渡储存在第三数据缓冲模块， 然后存入SDRAM ；C、根据3D显示屏的时钟要求，将SDRAM中的数据转换成3D影像所需LVDS信号；D、将LVDS信号发送到裸眼3D显示屏。
一种裸眼3D显示装置，包括一 3D显示装置本体，所述3D显示装置本体包括一用于显示3D影像的裸眼3D显示屏，其中，所述3D显示装置本体设置了如权利要求1所述一种裸眼3D显示的数据采集与存储系统，所述裸眼3D显示屏设置有一用于接收LVDS信号的 LVDS 接口。
所述一种裸眼3D显示装置，其中，所述裸眼3D显示屏还设置有一用于接收背光信号的方向性背光模组。
本发明通过模/数转换模块将电脑输出的模拟信号转换为数字信号；再将转换出来的数字信号数据过渡储存在第一数据缓冲模块，再用数据位数转换模块转换模/数转换模块输出数据的位数以符合SDRAM的标准位数，转换位数后存入SDRAM，再通过第二数据缓冲模块将SDRAM的数据转换成3D影像所需的LVDS信号，发送到LVDS发送器，各模块的功能实现主要通过FPGA主控制模块来实现。
本发明利用普通电脑的接口种类较多，通过VGA接口等更容易获取3D片源这一特点，增加了 3D片源的种类和数量。因此，在电脑的VGA接口和裸眼3D显示屏之间建立一个将VGA信号转换为LVDS信号的数据高速采集存储系统，就可以将电脑存储的3D片源随意的传递给裸眼3D显示屏显示，增加了 3D片源的种类和数量，提高了 3D屏的利用率。
图1为现有裸眼3D显示装置的数据来源示意图。
图2为本发明一种裸眼3D显示的数据采集与存储系统较佳实施方式的结构框图。
图3为现有3D显示时左右眼图像背光亮度的PWM时序图。
图4为本发明一种裸眼3D显示的数据采集与存储方法的流程图。
图5为本发明一种裸眼3D显示装置较佳实施方式的结构框图。
具体实施方式
本发明提供了一种裸眼3D显示的数据采集与存储方法、系统及其装置，为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实例对本发明进一步详细说4明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本发明公开了一种裸眼3D显示的数据采集与存储系统，如图2所示，为本发明一种裸眼3D显示的数据采集与存储系统的结构框图，包括模/数转换模块20、第一数据缓冲模块31、数据位数转换模块32、至少一个SDRAM (34)、第二数据缓冲模块37、LVDS发送器 40和FPGA主控制模块。本发明通过模/数转换模块20将电脑输出的模拟信号转换为数字信号；再将转换出来的数字信号数据过渡储存在第一数据缓冲模块31，然后用数据位数转换模块32转换第一数据缓冲模块31过渡储存的数据的位数大小以符合SDRAM (34)的标准位数，转换位数后存入SDRAM (34)，再通过第二数据缓冲模块37将SDRAM (34)的数据转换成3D影像所需的LVDS信号，发送到LVDS发送器40，各模块的功能实现通过FPGA主控制模块来实现。
所述模/数转换模块20，用于接收模拟信号，并将模拟信号转换为数字信号，具体而言，所述模拟信号由电脑的VGA (Video Graphics Array，即视频图形阵列)10输出，所述模/数转换模块20即为A/D模块，VGA 10将模拟信号同步输入到模/数转换模块20，从而采集电脑VGA输出的3路R、G、B模拟信号和行、场同步信号。转换后将得到的分辨率为 800X600，刷新率为120Hz的三路数字图像数据，即数字信号数据。
所述第一数据缓冲模块31，用于过渡接收模/数转换模块20输出的数据，实现时钟域的有效过渡，因为模/数转换模块20的时钟和FPGA主控制模块内部时钟不一样，必须要经过第一数据缓冲模块31把数据先存进去再读出来，以达到时钟的过渡。经过第一数据缓冲模块31加入一个行满信号，当一行写满时加入一个行满提示信号，提示当前播放的进度。
所述数据位数转换模块32，用于转换第一数据缓冲模块31储存的数据的位数大小；普通的 SDRAM (Synchronous Dynamic Random Access Memory，同步动态随机存储器) 中每一行存储的数据有限，因为SDRAM存储的数据为16位数，而我们从模/数转换模块20 转换过来的数据是M位数，所以要经过一个M位数据转化为16位数据，具体地，本发明中采取的策略是800 X 600个数据，每一行800个M位数据，而SDRAM每一行为512个16位数据，所有800个数据分3次传送(例如分别为300、300、200)，同时每一行设置一个3位移位寄存器使其产生的地址能够读2次第一数据缓冲模块31中过渡接收模/数转换模块20 输出的数据，然后写3次SDRAM (34)数据。在每一行设置一个满信号fullflag，当每一行存满时发出一个满信号提示，停止相应行的存储，转到下一行继续。
所述SDRAM (34)，至少为一个，用于储存数据位数转换模块31输出数据；为了加快数据的写入和读出速度，优选的方案是，所述SDRAM (34)优选方案为二个，分别为SDRAMl (341)和 SDRAM2 (342)，所述 SDRAMl (341)和 SDRAM2 (342)交替进行读写操作，在对 SDRAMl (341)进行读操作的同时对SDRAM2 (342)进行写操作，使用一个计数器产生一个读、写操作使能信号，以便控制数据的快速读写。因为SDRAM (34)控制结构复杂，优选方法为设置一 SDRAM控制器35，用于控制所述SDRAM (34)的数据写入与读出。所述SDRAM控制器35与 FPGA主控制模块30连接。
优选的方案，是在数据位数转换模块32与SDRAM (34)之间还设置一第三数据缓冲模块33，所述第三数据缓冲模块33用于过渡储存写入SDRAM (34)的数据。第三数据缓冲模块33接受了数据位数转换模块32输出的数据并将其存储。当写满一页数据后，就等5待读取写入SDRAM (34)，更具体地，等待SDRAM控制器35读取写入SDRAM (34)。从而使 SDRAM控制器35可适应于各种处理器或者图像传输器的数据输入。
所述第二数据缓冲模块37，用于将SDRAM (34)的数据转换成3D影像所需的LVDS 信号。主要通过FPGA主控制模块30和SDRAM控制器35来实现，来进行转换成3D影像所需的LVDS信号。
所述LVDS发送器40，用于发送LVDS信号。当第二数据缓冲模块37将数据转换成3D影像所需的LVDS信号后，就将LVDS信号发送到LVDS发送器40，由LVDS发送器40将 LVDS信号到裸眼3D显示屏。从而进行3D影像的显示。
所述FPGA 主控制模块 30，FPGA (Field - Programmable Gate Array,即现场可编程门阵列)，用于控制数据位数转换模块32、第一数据缓冲模块31、SDRAM控制器35和第二数据缓冲模块37 ；所述FPGA主控制模块可采用XILINX公司生产的FPGA。
所述第一数据缓冲模块31和第二数据缓冲模块37，可使用一种先进先出的数据缓存器FIFO (First In First Out)来实现，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。
较优选的方案，本发明还包括一 I2C模块38，用于初始化模/数转换模块20，所述 I2C模块38与FPGA主控制模块30连接。因模/数转换模块20自身不能检测图像格式， 必须通过FPGA (Field - Programmable Gate Array，即现场可编程门阵列)控制下的一个 I2C模块38 (Inter — Integrated Circuit)对其进行初始化才能使其正常工作，具体原理为I2C模块38依靠SCL和SDA两引脚，其中SDA是双向数据线，SCL是时钟线。按照要求进行寄存器设置，以此来控制模/数转换模块能够正常工作。
较优选的方案，本发明还包括时钟同步模块39，用于同步模/数转换模块20、第一数据缓冲模块31和第二数据缓冲模块37的时钟，所述时钟同步模块39与FPGA主控制模块连接。当时钟频率不一致，必须要通过时钟同步模块39进行时钟同步，所述时钟同步模块39有换页控制信号，可提示当前播放的进度。
当然，为了实现3D影像的播放，还需要设置一方向性背光控制模块36。在现有技术中，裸眼3D显示屏上方向性背光式3D技术是利用了一种照射方向可控制的方向性背光技术，能将图像的成像焦点左右快速移动，由此形成3D影像。当然，为了让眼睛看到舒服的画面，每只眼睛的画面切换速度必须至少达到60Hz。如图3所示，就是控制左右眼图像背光亮度的PWM时序图，可以看出，只要保证左右眼的PWM交替进行，则左右眼图像也会交替被点亮，如果频率很快，加上人眼视觉的暂留效应，左右眼图像就会在人眼中融合形成一副立体图像。
而所述方向性背光控制模块36就是用来控制背光的方向性变化的，经过电脑VGA 接口输出的数据和控制信号经过一个数据采集和存储系统将转化后的数据和背光控制信号送到LVDS接口处，最终实现立体图像的显示。
本发明还公开了一种裸眼3D显示的高速数据采集与存储方法，具体实施说明请参见上述的一种裸眼3D显示的数据采集与存储系统的阐述，如图4所示的，为本发明的一种裸眼3D显示的数据采集与存储方法流程图，包括以下步骤步骤Sl、将模拟信号转换为数字信号，过渡储存在第一数据缓冲模块； 具体地，当电脑的VGS接口传输模拟信号时，需要判断有没有开始初始化，更具体地，6是由上述的I2C模块来实现，当初始化之后，将数字信号数据过渡储存在第一数据缓冲模块，否则返回VGS接口，等待操作。当数据在写入到第一数据缓冲模块时，为了更快，更高效率地存储数据，判断每一行是否写满，如果没有写满，则返回继续写入，直到写满了一行，才进行下一步的操作。
步骤S2、将数字信号数据的位数转换成SDRAM的标准位数，过渡储存在第三数据缓冲模块，然后存入SDRAM ；具体地讲，由上述的数据位数转换模块来实现位数的转换。转换后，过渡储存在第三数据缓冲模块，储存时也是一样，需要判断每一行是否写满，如果没有写满，则返回继续写入，直到写满了一行，才进行下一步的操作，所述SDRAM优选为二个， 分别为SDRAMl和SDRAM2，并由上述的SDRAM控制器来实现数据的写入与读取，即写使能和读使能。
步骤S3、根据3D显示屏的时钟要求，将SDRAM中的数据转换成3D影像所需LVDS 信号；数据储存到SDRAM之后，需要读取出来才能进行3D影像显示，具体地讲，由上述的第二数据缓冲模块来实现。
步骤S4、将LVDS信号发送到裸眼3D显示屏。由上述的LVDS发送器来实现，具体地，还需要结合另一个方向性背光控制模块发送方向性背光信号到裸眼3D显示屏，才能完整实现3D影像的播放。
本发明还公开了一种裸眼3D显示装置，具体实施说明请参见上述的一种裸眼3D 显示的数据采集与存储系统的阐述，如图5所示，包括一 3D显示装置本体50，所述3D显示装置本体50包括一用于显示3D影像的裸眼3D显示屏70，所述3D显示装置本体50设置了前述的一种裸眼3D显示的数据采集与存储系统60，所述裸眼3D显示屏70设置有一用于接收LVDS信号的LVDS接口 72。当电脑的VGA输入模拟信号时，由所述裸眼3D显示的数据采集与存储系统60负责采集模拟信号，并转换成数字信号，然后再转换为3D影像所需的 LVDS信号，更优先的为的方案为，所述裸眼3D显示屏还设置有一用于接收背光信号的方向性背光模组71。即通过方向性背光控制模块36，将背光控制PWM信号发送到裸眼3D屏的方向性背光模组71。从而实现将电脑的片源转换成3D影片。
本发明公开的一种裸眼3D显示的数据采集与存储方法、系统及其装置。使用及实现在普通裸眼3D显示屏基础上成本增加不大、结构简单，增加了 3D片源的渠道，为裸眼 3D显示屏的推广有积极的意义。同时整个系统用Verilog语言对行设计、仿真、验证，这样便于设计的修改和优化，有利于缩短产品的研发周期。此外，针对本设计自身而言，采用全新的设计方案，读写FIFO都加上控制信号；巧妙的将数据位数进行了转换；简化了通用的 SDRAM控制器，数据在进入SDRAM之前进行数据的缓冲，以便更高效的进行数据传输。经测试，能够实现很好的裸眼3D显示，而且亮度不会减半，能够符合预期的要求。
应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换， 而所有这些改进和变换都应属于本发明所附权利要求的保护范围。权利要求
1.一种裸眼3D显示的数据采集与存储系统，其特征在于，包括一模/数转换模块，用于接收模拟信号，并将模拟信号转换为数字信号；一第一数据缓冲模块，用于过渡接收模/数转换模块输出的数据；一数据位数转换模块，用于转换第一数据缓冲模块的数据位数；至少一个SDRAM，用于储存数据位数转换模块输出的数据；一第二数据缓冲模块，用于将SDRAM的数据转换成3D影像所需的LVDS信号；一 FPGA主控制模块，用于控制数据位数转换模块、第一数据缓冲模块和第二数据缓冲模块；一 LVDS发送器，用于发送LVDS信号。
2.如权利要求1所述一种裸眼3D显示的数据采集与存储系统，其特征在于，所述 SDRAM为二个，所述二个SDRAM交替读写操作。
3.如权利要求1所述一种裸眼3D显示的数据采集与存储系统，其特征在于，还包括了一用于控制所述SDRAM的数据写入与读出的SDRAM控制器，所述SDRAM控制器与FPGA主控制模块连接。
4.如权利要求1 3任一所述一种裸眼3D显示的数据采集与存储系统，其特征在于， 还包括了第三数据缓冲模块，用于过渡储存写入SDRAM的数据。
5.如权利要求1所述一种裸眼3D显示的数据采集与存储系统，其特征在于，还包括一 I2C模块，用于初始化模/数转换模块，所述I2C模块与FPGA主控制模块连接。
6.如权利要求1所述一种裸眼3D显示的数据采集与存储系统，其特征在于，还包括一时钟同步模块，用于同步模/数转换模块、第一数据缓冲模块和第二数据缓冲模块的时钟， 所述时钟同步模块与FPGA主控制模块连接。
7.如权利要求1所述一种裸眼3D显示的数据采集与存储系统，其特征在于，还包括一方向性背光控制模块，用于控制背光方向性变化。
8.—种裸眼3D显示的高速数据采集与存储方法，包括以下步骤A、将模拟信号转换为数字信号，过渡储存在第一数据缓冲模块；B、将数字信号数据的位数转换成SDRAM的标准位数，过渡储存在第三数据缓冲模块， 然后存入SDRAM ；C、根据3D显示屏的时钟要求，将SDRAM中的数据转换成3D影像所需LVDS信号；D、将LVDS信号发送到裸眼3D显示屏。
9.一种裸眼3D显示装置，包括一 3D显示装置本体，所述3D显示装置本体包括一用于显示3D影像的裸眼3D显示屏，其特征在于，所述3D显示装置本体设置了如权利要求1所述一种裸眼3D显示的数据采集与存储系统，所述裸眼3D显示屏设置有一用于接收LVDS信号的LVDS接口。
10.如权利要求9所述一种裸眼3D显示装置，其特征在于，所述裸眼3D显示屏还设置有一用于接收背光信号的方向性背光模组。
全文摘要
本发明公开了一种裸眼3D显示的数据采集与存储方法、系统及其装置，本发明通过模/数转换模块将电脑输出的模拟信号转换为数字信号；再将数据过渡储存在第一数据缓冲模块，再用数据位数转换模块转换模/数转换模块输出数据的位数以符合SDRAM的标准位数，转换位数后存入SDRAM，再通过第二数据缓冲模块将SDRAM的数据转换成3D影像所需的LVDS信号，发送到LVDS发送器，各模块的功能实现主要通过FPGA主控制模块来实现。从而可以将电脑的VGA接口输出的VGA信号转换为3D影像所需的LVDS信号，这样就可以将电脑存储的3D片源随意的传递给裸眼3D显示屏显示，增加了3D片源的种类和数量，提高了3D屏的利用率。
文档编号G06F3/14GK102520901SQ20111043269
公开日2012年6月27日 申请日期2011年12月21日 优先权日2011年12月21日
发明者施建华, 董小龙, 邵诗强 申请人:Tcl集团股份有限公司