专利名称：集成电路设计中基于随机行走的电容参数提取计算方法
技术领域：
本发明涉及一种集成电路设计中基于随机行走的电容参数提取计算方法，属于集成电路计算机辅助设计技术领域。
背景技术：
集成电路的设计流程中首先要提出功能描述，然后经过逻辑设计、版图设计得到描述半导体工艺尺寸、结构的版图。这时需要进行“版图验证”，即通过计算机软件模拟等来验证上述设计是否能达到当初设定的要求。如果满足要求，就可进行下一步的生产制造等；否则要返回逻辑设计等进行必要的修正。重复这个迭代过程，直到版图验证表明设计确实能够满足要求为止。在版图验证中，一个重要的环节称为“寄生参数提取”。随着电路制造技术的发展，随着电路规模的不断增大，和特征尺寸的不断缩小，当今很多芯片含有几千万乃至上亿个器件。不过，现今互连线的寄生效应对电路的延时影响已经超越了器件级别。而对于影响时延的电感，电容等参数以往简单估计甚至直接忽略的做法已经很难达到足够的精度要求，需要对其进行的准确的提取计算，只有这样才能进行正确的电路模拟与验证。随着工业界对计算精度的要求越来越高，互连线之间的电容参数提取研究需要使用三维电容提取，即三维场求解器来进行精确求解。此类场求解器的计算往往是耗时的，对其算法的优化与加速研究意义很大。集成电路电容参数提取场求解器中，随机行走电容提取算法是一种现在比较流行的计算方法。本申请人曾经在第十七届国际会议Asia and South Pacific DesignAutomation Conference 2012 (以下简称 ASP-DAC 2012)的论文 “Fast Floating RandomWalk Algorithm for Capacitance Extraction with Numerical Characterization ofGreen' s Function”中，公开了一种加速该方法用于求解先进集成电路多介质工艺下电容参数提取。其中提出了一种在给定集成电路工艺的条件下，预计算随机行走算法中需要的数据信息，如增加两层介质层转移区域的转移概率分布，以及相应权重分布数据，并应用于随机行走算法中，解决了目前同类算法在多层介质情况下计算速率较慢或者消耗内存较大的问题。通过观察发现，该算法以及其他相似算法，对随机行走算法中涉及的蒙特卡洛过程中使用的权重以及采样方法并没有进一步优化，导致了算法效率不高。
发明内容
本发明的目的是提出一种集成电路设计中基于随机行走的电容参数提取计算方法，针对未经过优化的权重数值以及采样的问题，给出一种通过重要性采样的思想进行预处理权重数值以及相应采样概率，并应用于随机行走算法，提高对集成电路在电容参数提取计算效率。本发明方法提出的集成电路设计中基于随机行走的电容参数提取计算方法，包括以下步骤(I)设定集成电路中的相邻两个介质层的交界面的介电常数组合为(e _，e +)3，其中s = 1,2, . . . , m, m为介电常数组合的种类，e _为交界面的上层介质的介电常数，￡ +为交界面的下层介质的介电常数，注e _ = ￡ +的时候就是单介质情况；(2)设在集成电路介质中建立一个立方体转移区域模型，将立方体的每个棱长划分为n段，介质交界面位于该立方体纵向高度的j/n处，其中j需要分别取值1，2，. . .，n-1。这里要求的只是立方体表面共有6n2个网格，而这在之后将以一个向量的形式表示面上所有元素的数值，所以需要根据一定规则编好号，并记录所有元素相对于转移区域的位置偏移量为 X 方向为 offx[i]，y 方向为 offy[i]，z 方向为 offz[i], i = 1,2, . . . ,6n2 ；坐标偏移的使用方法为了方便说明转移区域的形式以及之后随机行走中使用的随机行走点在集成电路版图上实际坐标的计算，用图3这个二维作为示意图，三维的形式可以做相应的类比。因为是二维，只考虑X和z方向坐标，图3中左下角的28所指的线段为起始的边界线段，此时n为7，顺时针对边界上的线段进行顺序编号，那么24所指的线段的编号就是6。设X方向的偏移量为offx [6] =0，z方向的偏移量为offz [6] = 6/n。当随机行走的中心点(如图3的点26)，和转移区域中介质交界面(如图3的27所指)在2/n处，那么就记录此时转移区域在集成电路版图中实际的棱长L，和左下角的实际坐标(MinX, MinZ)，通过 X = MinX+offx [6] L，Z = MinZ+offz [6] L。那么(X，Z)就是图 3 中24所指线段，即边界元素6所对应的实际坐标。现在需要的是求解转移概率密度向量根据(a)静电场电势拉普拉斯方程
权利要求
1.ー种集成电路设计中基于随机行走的电容參数提取计算方法，该方法包括以下步骤 (1)设定集成电路中的相邻两个介质层的交界面的介电常数组合为(ε-，ε +)s，其中s=1,2, . . . , m, m为介电常数组合的种类，ε ^为交界面的上层介质的介电常数，ε +为交界面的下层介质的介电常数； (2)设在集成电路介质中建立ー个立方体转移区域模型，将立方体的每个棱长划分为η段，介质交界面位于该立方体纵向高度的j/n处，其中j = 1，2，...，n-1，立方体中共有η3个立方体単元，并记录所有元素相对于转移区域的位置偏移量为offx [i]，offu [i]，offz[i],i = l,2,…，6n2, 根据(a)静电场电势拉普拉斯方程
全文摘要
本发明涉及一种集成电路设计中基于随机行走的电容参数提取计算方法，属于集成电路计算机辅助设计技术领域。(1)设定集成电路中各交界面上下层介电常数组合并建立立方体转移区域模型，以数值方式求得区域表面网格的电势与中心电势关系作为初始转移概率密度向量，并根据重要性采样思想将其转化转移密度向量和相应权重数值向量，处理后存入数据库，(2)利用(1)中提前计算好的数据并相应地修改随机行走算法中权重取样方式和权重数值，进行集成电路中电容参数的提取计算。利用本发明方法产生的随机行走采样权重数值较为统一，且取样概率趋向对高斯面积分贡献较大的地方，以本发明的电容参数提取计算方法计算效率较高，缩短集成电路的设计周期。
文档编号G06F17/50GK102651047SQ20121010521
公开日2012年8月29日 申请日期2012年4月11日 优先权日2012年4月11日
发明者喻文健, 庄昊 申请人:清华大学