一种随机数生成方法
【专利摘要】本发明公开了一种随机数生成方法，该方法利用集成电路中的高速时钟和低速时钟两个时钟信号，输入到D触发器，通过D触发器来提取时钟信号中的高斯白噪声。然后将输出的随机信号反馈回来，跟D触发器输出的高斯白噪声作模2加，将高斯白噪声信号转化为平均分布的噪声信号，即得到了随机信号。该方法实现简单，生成的随机信号具有强的随机特性，并且方便于在集成电路中实现和使用，是在通信技术中具有广泛的应用价值和意义。
【专利说明】一种随机数生成方法
【技术领域】
[0001]本发明属于通信【技术领域】，尤其涉加密技术。
【背景技术】
[0002]随着计算机网络、Internet和无线设备等数字通信技术的广泛应用，数据加密越来越成为人们关注的焦点。很多加密系统的安全性直接依赖于产生的密钥的不可预测性以及非相关性。目前常用的产生密钥的方法是伪随机数产生器PRNG(Pseudorandom NumberGenerator)。但再好的PRNG只要其中一个状态因为某种原因泄漏，就极有可能导致整个PRNG的产生机制被破解，从而使得“伪随机”变成“不随机”。因此人们开始研究真随机数生成器。随机噪声源（如热噪声和发射噪声）存在于IC中却总是被人为地屏蔽掉了。因此，利用电路噪声放大的商用RNG设计需要专门的外部组件和特殊硬件来与那些需要屏蔽噪声的组件隔开。在IC设计中，对数模混合信号的处理经验表明，底层噪声和电源噪声电平总是高于随机噪声源电平。所以一个不被干扰的白噪声源在一个基于IC的数字加解密系统的RNG中是不可能被使用的，必须考虑如何利用抗干扰的随机源来实现随机数生成器。本发明提出一种新的随机数生成方法混沌RNG的实现方案，更易于用硬件即IC实现。
【发明内容】
[0003]本发明旨在实现一种真随机数发生器。该随机数发生器是一种真随机数发生器，其利用时钟源的高斯噪声产生随机数源，不需要进行噪声组件的隔离，抗干扰能力强，实现简单、方便，易于IC实现的，是一种良好的随机数发生装置。
[0004]本发明由高速的时钟源、低速时钟源、D触发器、寄存器、移位电路组成。采用高速时钟源和低速时钟源输入到D触发器，由D触发器输出端输出高斯噪声信号。将输出的随机信号作为反馈信号，与D触发器输出的高斯信号作模2加，将模2加的结果放入移位寄存器，移位寄存器的另一端输出随机信号。
[0005]本发明的特点在于才用时钟信号的高斯噪声作为噪声源。时钟信号的噪声具有良好的高斯白噪声特性，而且不易收到干扰，是良好的噪声源。
[0006]本发明的特点在于采用高速时钟源和低速时钟源共同输入到D触发器，由D触发器输出高斯白噪声。由于高斯白噪声的存在，两个时钟信号的不能够同步，该时差也服从高斯白噪声，所以D触发器能够输出具有良好高斯特性的白噪声。
[0007]本发明的特点在于利用反馈将随机数发生器的结果反馈回来，和D触发器所输出的高斯白噪声作模2力口，通过这种反馈方法，可以将高斯白噪声转化为均匀分布的白噪声，即随机数。
[0008]本发明的特点在于利用移位寄存器来控制反馈的阶数，移位寄存器的长度越长，反馈的阶数越高，所产生的随机数随机特性就越好。
[0009]本发明与现有的技术相比具有以下的优点：
实现简单。利用高速时钟源和低速时钟源作为随机数源，即可得到高随机性的高斯白噪声。整体的电路结构简单，容易实现。
[0010]设计合理。利用两个时钟的不能完全同步的特点，采用0触发器，能有效的提取到时钟信号中的噪声信号，将其转化为数字信号。
[0011]便于实现。现在许多的X都具有多个时钟源，能够方便的在X中实现本发明的设计。
[0012]随机性强。因为所采用的随机数源具有良好的高斯白噪声特性，所以所生成的随机数具有良好的随机特性。
[0013]综上所述，本发明设计合理、性能优越，在X设计中具有良好的应用价值和意义。【专利附图】
【附图说明】
[0014]图为一种随机数的生成方案。
[0015]1-1为高速时钟，为0触发器提供输入信号。
[0016]1-2为低速时钟，为0触发器提供时钟信号。
[0017]1-3为0触发器，将高速时钟信号和低速时钟信号接在0触发器上，将低速时钟信号作为时钟信号输入，将高速时钟信号作为输入信号。
[0018]1-4为模2加法器，用模2加法器将反馈回来的信号和0触发器输出的信号作模2力口，可消除高斯白噪声的高斯特性，将高斯白噪声转化为平均分布的噪声，即随机数。
[0019]1-5为移位寄存器，用移位寄存器按时间顺序暂时存储生成的随机数，以控制反馈的阶数，例如，当移位寄存器长度为4时，则反馈的阶数为4。
[0020]1-6为寄存器，用来暂时存储反馈回来的一位随机信号。
【具体实施方式】
[0021]如图所示，将低速时钟信号1-2和高速时钟信号1-1分别接0触发器1-3的时钟和信号输入，将0触发器1-1的输出端接模2加法器1-4，模2加法器1-4的另外一端接反馈回来的一位随机数，该一位随机数保存在寄存器1-6里。将模2加的结果输入到移位寄存器1-5，移位寄存器1-5的最后一位最为随机数的输出值，同时也作为反馈值保存到寄存器1-6中。
[0022]以上所述，仅是本发明的较佳实施例，并非对本发明做任何限制，凡是根据本发明技术实质对以上实施例所作的任何简单修改、变更以及等效结构变化，均仍属于本发明技术方案的保护范围。
【权利要求】
1.一种随机数生成方法，包括高速时钟源1-1、低速时钟源1-2、D触发器1-3、、模2加法器1-4、移位寄存器1-5、寄存器1-6 ;高速时钟源1-1和低速时钟源1-2分别输入到D触发器1-3,将D触发器1-3输出的结果输入到模2加法器1-4中,和寄存器1-6中的一位随机随进行模2加操作，将模2加操作的结果输入到移位寄存器中1-6中，最后在移位寄存器的另外一端输出随机数，同时所输出的一位随机数被保存在寄存器1-6中，作为反馈值。
2.按照权利要求I所述的一种随机数生成方法，其特点在于采用高频时钟源和低频时钟源作为噪声源，提取随机数。
3.按照权利要求I所述的一种随机数生成方法，其特点在于利用D触发器提取时钟源中的高斯白噪声，来产生随机数。
4.按照权利要求I所述的一种随机数生成方法，其特点在于利用反馈的方法，将高斯白噪声转化为平均分布白噪声，即随机数。
5.按照权利要求I所述的一种随机数生成方法，其特点在于可以通过调节移位寄存器1-5的长度来调节反馈的阶数。
【文档编号】G06F7/58GK103838545SQ201210477950
【公开日】2014年6月4日 申请日期:2012年11月22日 优先权日:2012年11月22日
【发明者】田卫平 申请人:西安元朔科技有限公司