存储器系统的制作方法
【专利摘要】提供一种很难受到来自存储器控制器的热的影响的存储器系统。实施方式的存储器系统具备多个非易失性存储器芯片和基于固件控制上述非易失性存储器芯片的存储器控制器。上述固件被写入在距离上述存储器控制器最远处配置的上述非易失性存储器芯片中。
【专利说明】存储器系统
[0001]相关申请
[0002]本申请以日本专利申请2012-196157 (申请日:2012年9月6日)为基础，并享受其优先权。本申请通过参考该日本专利申请而包含该日本专利申请的全部内容。
【技术领域】
[0003]本发明的实施方式涉及存储器系统。
【背景技术】
[0004]随着非易失性半导体存储装置的高速化，这种装置上的零件有发热、消耗电力增加的趋势。进一步地，随着这种装置的小型化，即使是同样的热量，也由于设备的小型化，与以前相比，零件间的距离缩短，因此，如果存在发热的零件，则容易受到该热的影响。这种装置的控制器承担各种任务的部分的发热变大。因此，热对非易失性半导体的可靠性的影响不可忽视。
【发明内容】
[0005]本发明的一个实施方式的目的在于提供一种很难受到来自存储器控制器的热的影响的存储器系统。
[0006]本发明的一种实施方式的存储器系统包括多个非易失性存储器芯片和基于固件控制上述非易失性存储器芯片的存储器控制器。上述固件被写入在距离上述存储器控制器最远处配置的上述非易失性存储器芯片中。
【专利附图】
【附图说明】
[0007]图1是表示实施方式的存储器系统的构成的图。
[0008]图2是表示着眼于存储器控制器和NAND芯片的配置的存储器系统的构成的图。
[0009]图3是表示着眼于存储器控制器和NAND芯片的配置的存储器系统的构成的图。
[0010]图4是表示隔着安装基板而在与存储器控制器相反一侧的背面配置的NAND芯片的图。
[0011]图5是表示着眼于存储器控制器和NAND芯片的配置的存储器系统的构成的图。
[0012]图6是表示着眼于存储器控制器和NAND芯片的配置的存储器系统的构成的图。
[0013]图7是表示着眼于存储器控制器和NAND芯片的配置的存储器系统的构成的图。
[0014]图8是表示着眼于存储器控制器和NAND芯片的配置的存储器系统的构成的图。
[0015]图9是表示着眼于存储器控制器和NAND芯片的配置的存储器系统的构成的图。
[0016]图10是表示着眼于存储器控制器和NAND芯片的配置的存储器系统的构成的图。
[0017]图11是表示着眼于存储器控制器和NAND芯片的配置的存储器系统的构成的图。
[0018]图12是表示着眼于存储器控制器和NAND芯片的配置的存储器系统的构成的图。
[0019]图13是表示着眼于存储器控制器和NAND芯片的配置的存储器系统的构成的图。[0020]图14是表示着眼于存储器控制器和NAND芯片的配置的存储器系统的构成的图。
[0021]图15是表不第2实施方式的存储器系统的构成的图。
[0022]图16是表不第3实施方式的存储器系统的构成的图。
[0023]图17是表示涉及第3实施方式的数据保持寿命的改写次数依赖性的图。
[0024]图18是表示涉及第3实施方式的权重系数表的图。
[0025]符号说明:
[0026]1:存储器系统；2:存储器控制器；3 =DRAM ；4:主机接口 ；5:主机;10、100 =NAND芯片
【具体实施方式】
[0027]以下参照附图详细说明实施方式所涉及的存储器系统。另外，本发明并不限于这些实施方式。
[0028]第I实施方式
[0029]图1是表示第I实施方式的存储器系统I的构成的图。在作为SSD (固态驱动器)等非易失性半导体存储装置的存储器系统I中，一般地，存储器控制器2被配置在经由电源电路靠近端子的位置，NAND芯片10、11、…、16、100被配置在基板上的空闲位置处以维持等效布线。在此，多个NAND芯片10、11、…、16、100距离控制器2的位置各自不同。
[0030]一般地，已经知道非易失性半导体的数据保持性能是温度的函数，温度越高，保持时间越短。如果考虑存储器控制器2在存储器系统I的基板上的零件中发热最多，则一般认为在多个NAND芯片10、11、…、16、100中，也是距离控制器2最近而最容易受到热的影响的NAND芯片10最容易劣化，距离存储器控制器2最远而最难受到热的影响的NAND芯片100最难以劣化。
[0031]因此，在本实施方式中，规定存储器系统I的操作并在出厂时写入的固件(FW)等被写入距离存储器控制器2最远的NAND芯片100中。存储器控制器2基于固件来控制对NAND芯片10、11、…、16、100的数据写入等操作。此外，表示主机指定的逻辑地址与在NAND芯片上的物理地址的对应的逻辑物理变换表和/或其变更日志等管理数据也被写入距离存储器控制器2最远的NAND芯片100中。此外，数据写入方法并不限于上述固件和/或管理数据，还可包含用户数据，可以是全部大于等于3值的多值记录(MLC，多级单元)方式，也可以是全部2值记录(SLC，单级单元)方式。此外，在NAND芯片100中，也可以是只有上述固件和/或管理数据以2值记录方式写入，而其它数据以大于等于3值的多值记录方式写入。此外，也可以是NAND芯片100以2值记录方式写入，其它NAND芯片以大于等于3值的多值记录方式写入。
[0032]在此，I个NAND芯片100具有多个块。各个块是数据擦除单位。此外，I个块具有多个页。各个页是数据写入和读出单位。此外，各个页具有多个存储单元。在多值记录方式的情况下，可以在一个存储单元中记录多个位的数据。在2值记录方式的情况下，可以在I个存储单元中记录I位的数据。
[0033]作为着眼于存储器控制器2和NAND芯片的配置的存储器系统I的构成，并不限于图1 ，也可以考虑图2~图14那样的变形。在此，虚线框，如图4所示，表示隔着安装基板而在与存储器控制器2相反一侧的背面配置的NAND芯片。[0034]在图2、图3以及图5?图14的情况下，固件或管理数据也被写入距离存储器控制器2最远的NAND芯片100中。但是，例如，在图6等中，即使物理的距离是NAND芯片100距离存储器控制器2最远，但在考虑安装基板的隔热效果的情况下，也可能有在背面的NAND芯片50最难以受到热的影响的情况。在这种情况下，固件或者管理数据也可以写入NAND芯片50中。
[0035]第2实施方式
[0036]在非易失性半导体存储装置中，一般地，以大于等于3值的多值记录(MLC)方式写数据，但也存在例如系统数据等有的数据以2值记录(SLC)方式写入的情况。2值记录(SLC)方式与大于等于3值的多值记录(MLC)方式相比，在耐劣化性方面更优异。换句话说，2值记录(SLC)方式与大于等于3值的多值记录(MLC)方式相比，可靠性更高。
[0037]因此，在图15所示的本实施方式的存储器系统I中，在距离存储器控制器2近的容易受到热的影响的NAND芯片中以2值记录(SLC)方式写入数据，在距离存储器控制器2远的难以受到热的影响的NAND芯片中存储作为大于等于3值的多值记录(MLC)方式的数据。由此，能够将作为非易失性半导体存储装置的存储器系统I的劣化特性最佳化。即，如果存储器控制器2经由主机接口 4取得来自主机5的数据写入指示，则写入芯片决定部21决定将该数据写入哪个NAND芯片中。
[0038]根据写入芯片决定部21决定的NAND芯片，写入方式决定部22在距离存储器控制器2最近的容易受到热的影响的NAND芯片中以2值记录(SLC)方式写入数据，并在距离存储器控制器2最远的难以受到热的影响的NAND芯片中以大于等于3值的多值记录(MLC)方式写入数据。
[0039]此外/或者，写入方式决定部22在写入芯片决定部21决定的NAND芯片与存储器控制器2的距离小于等于预定值时，在该NAND芯片中以2值记录(SLC)方式写入数据，在距离比预定值大时，在该NAND芯片中以大于等于3值的多值记录(MLC)方式写入数据。
[0040]以下示出写入方式决定部22的写入的具体例子。
[0041]例如，在图1的例子中，在包含了距离存储器控制器2最近的NAND芯片10的NAND芯片10?14中以2值记录方式写入数据，在包含了距离存储器控制器2最远的NAND芯片100的NAND芯片15、16、100中，以4值记录方式写入数据。
[0042]此外，在图2、图3、图5的例子中，在包含了距离存储器控制器2最近的NAND芯片10的NAND芯片10?13中以2值记录方式写入数据，在距离存储器控制器2次近的NAND芯片20?23中以4值记录方式写入数据，在距离存储器控制器2更次近的NAND芯片30?33中以8值记录方式写入数据，在包含了距离存储器控制器2最远的NAND芯片100的NAND芯片100?103中以16值记录方式写入数据。
[0043]此外，在图8、图10、图12的例子中，在距离存储器控制器2最近的NAND芯片10中以2值记录方式写入数据，在距离存储器控制器2次近的NAND芯片20中以4值记录方式写入数据，在距离存储器控制器2更次近的NAND芯片30中以8值记录方式写入数据，在距离存储器控制器2最远的NAND芯片100中以16值记录方式写入数据。
[0044]此外，在图9、图11的例子中，在距离存储器控制器2最近的NAND芯片10、11中以2值记录方式写入数据，在距离存储器控制器2最远的NAND芯片100、101中以4值记录方式写入数据。此外，在图13、图14的例子中，在距离存储器控制器2最近的NAND芯片10中以2值记录方式写入数据，在距离存储器控制器2最远的NAND芯片100中以8值记录方式写入数据，其它NAND芯片根据受到存储器控制器2的热的影响的程度，以2值和8值之间的级别执行写入。
[0045]如以上所说明的，距离存储器控制器2最近的NAND芯片以最少的级别进行写入，距离存储器控制器2最远的NAND芯片以最多的级别进行写入，其间的NAND芯片则是受到存储器控制器2的热的影响越少则以越多值的级别执行写入。由此，能够在NAND芯片间整体最佳化作为非易失性半导体存储装置的存储器系统I的劣化特性。
[0046]第3实施方式
[0047]在图16中示出涉及本实施方式的存储器系统I的构成。在来自主机5的写入中，当由损耗平衡(wear leveling)控制部23执行各NAND芯片10、20、30、100之间的作为改写次数平均化的损耗平衡时，则在存储器系统I内的NAND芯片10、20、30、100的改写次数大致被平均化。如果这样，则与存储器控制器2和NAND芯片10、20、30、100之间的距离无关，使用频率将被平均化。如果多个NAND芯片10、20、30、100的温度变化不依赖于位置而是相同的，则自然没有问题，但实际上，温度变化根据NAND芯片10、20、30、100在基板上的位置而不同，距离存储器控制器2近的位置的NAND芯片容易受到热的影响而变成高温。
[0048]如果按照距离存储器控制器2近的顺序，即NAND芯片10、20、30、100的顺序，从高温变成低温，则各NAND芯片的数据保持寿命(数据保持)相对改写次数的例子如图17所示。即，被认为成为最高温度的NAND芯片10在图17中用A表示，NAND芯片20用B表示，NAND芯片30用C表示，NAND芯片100用D表示。最高温度的NAND芯片10如A所示，例如，在改写次数500次处，剩余寿命变为I年，最低温度的NAND芯片100如D所示，例如，在改写次数3000次处，剩余寿命变为I年。
[0049]为了考虑这些而执行改写次数平均化，在本实施方式中，例如在DRAM3等易失性存储器中保持如图18所示的权重系数表，其存储依赖于与存储器控制器2的距离等的热的影响的大小的各NAND芯片的权重系数。如图18的权重系数表所示，例如，对NAND芯片10分配图18中的A所表示的权重系数“10”，对NAND芯片20分配图18中的B所表示的权重系数“5”，对NAND芯片30分配图18中的C所表示的权重系数“2”，对NAND芯片100分配图18中的D所表示的权重系数“I”。存储器控制器2在向各NAND芯片执行写入时，对于各NAND芯片10、20、30、100的每一个，在由DRAM3等管理的改写次数计数器中按该权重系数进行改写次数的计数增加。
[0050]S卩，受到存储器控制器2的热影响最少的NAND芯片100在一次写入中只增加计数1，但热影响最大的NAND芯片10在一次写入中增加计数10。但是，通过损耗平衡控制对哪个NAND芯片写入的损耗平衡控制部23利用通常的损耗平衡方法选择NAND芯片，以使得上述改写次数计数器的次数没有分散地平均化。在本实施方式中，热影响越大的NAND芯片，则如图18所示地分配越大的权重系数，从而能够一边进行通常的损耗平衡的方法，一边在NAND芯片间平均化由于来自存储器控制器2的热而引起的NAND芯片的存储保持特性劣化，因此，能够在存储器系统I整体中将由于来自存储器控制器2的热而引起的存储保持特性的劣化的影响限制为最小。
[0051]在图1?图3以及图5?图14的情况下，也通过距离存储器控制器2的距离越近等热影响越大，则分配越大的权重系数，并执行损耗平衡，能够在NAND芯片之间平均化由于来自上述同样的存储器控制器2的热而引起的NAND芯片的存储保持特性劣化，并在存储器系统I整体中，将由于来自存储器控制器2的热而引起的存储保持特性的劣化的影响限制为最小。
[0052]另外，在上述的实施方式中，作为非易失性存储器芯片，以NAND型闪存为例进行了说明，但并不限于此，也可以采用其它种类的非易失性存储器芯片。例如，也可以采用NOR型闪存、FeRAM (铁电随机存取存储器)、MRAM (磁阻随机存取存储器)、ReRAM (电阻式随机存取存储器)等。
[0053]虽然说明了本发明的几个实施方式，但这些实施方式是作为例子提出的，并不意味着限定发明的范围。这些新的实施方式可以用其它各种形式实施，在不脱离发明的主旨的范围下，能够进行各种省略、置换、变更。这些实施方式和/或其变形都包含在发明的范围和/或要旨中，同时也包含在权利要求的范围所记载的发明及其等同的范围中。
【权利要求】
1.一种存储器系统，包括: 多个非易失性存储器芯片；以及 存储器控制器，其基于固件控制上述非易失性存储器芯片； 其特征在于， 上述固件被写入在距离上述存储器控制器最远处配置的上述非易失性存储器芯片中。
2.根据权利要求1所述的存储器系统，其特征在于， 包含表示主机指定的逻辑地址与在上述非易失性存储器芯片上的物理地址的对应的变换表的管理数据也被写入在距离上述存储器控制器最远处配置的上述非易失性存储器芯片中。
3.一种存储器系统，包括: 多个非易失性存储器芯片；以及 存储器控制器，其具有写入芯片决定部和写入方式决定部； 其特征在于， 当上述写入芯片决定部决定了向在距离上述存储器控制器最近处配置的上述非易失性存储器芯片写入时，上述写入方式决定部以2值记录方式执行写入； 当上述写入芯片决定部决定了向在距离上述存储器控制器最远处配置的上述非易失性存储器芯片写入时，上述写入方式决定部以大于等于3值的多值记录方式执行写入。
4.一种存储器系统,包括: 多个非易失性存储器芯片；以及 存储器控制器，其具有写入芯片决定部和写入方式决定部； 其特征在于， 当上述写入芯片决定部决定了向与上述存储器控制器的距离小于等于预定值的上述非易失性存储器芯片写入时，上述写入方式决定部以2值记录方式执行写入； 当上述写入芯片决定部决定了向与上述存储器控制器的距离比预定值大的上述非易失性存储器芯片写入时，上述写入方式决定部以大于等于3值的多值记录方式执行写入。
5.—种存储器系统,包括: 多个非易失性存储器芯片； 存储器控制器，其具有损耗平衡控制部；以及 存储器，其管理对与上述存储器控制器的距离越近的上述非易失性存储器芯片分配值越大的权重系数的权重系数表和每一个上述非易失性存储器芯片的改写次数计数器；其特征在于， 上述存储器控制器在向上述非易失性存储器芯片的写入发生时将该非易失性存储器芯片的上述改写次数计数器只计数增加分配给该非易失性存储器芯片的权重系数，上述损耗平衡控制部选择写入目的地的上述非易失性存储器芯片，以使得每一个上述非易失性存储器芯片的改写次数计数器的改写次数平均化。
【文档编号】G06F13/16GK103678188SQ201310068682
【公开日】2014年3月26日 申请日期:2013年3月5日 优先权日:2012年9月6日
【发明者】松永直记 申请人:株式会社 东芝