计算机及其唤醒方法

计算机及其唤醒方法
【专利摘要】一种计算机及其唤醒方法。计算机包括开关电路、芯片组、PCIE装置及嵌入式控制器。芯片组包括第一唤醒引脚及电源键引脚，且第一唤醒引脚连接至开关电路的一端。PCIE装置包括第二唤醒引脚，而嵌入式控制器包括通用输入引脚及通用输出引脚。通用输入引脚与第二唤醒引脚连接至开关电路的另一端，且通用输出引脚连接至电源键引脚。
【专利说明】
计算机及其唤醒方法

【技术领域】
[0001]本发明涉及一种电子装置，特别是涉及一种计算机及其唤醒方法。

【背景技术】
[0002]随着个人计算机的飞速发展，计算机的性能越来越强大，计算机的功耗也越来越大。当用户离开计算机后，如果没有将计算机及时转换到省电状态，就极易造成电能的浪费。进阶组态与电源界面(Advanced Configurat1n and Power Interface,ACPI)标准定义了计算机的数个电源状态。前述电源状态包括正常工作状态S0、待机状态S3及关机状态S5。当计算机处于正常工作状态S0下，是正常供电至所有装置。当计算机处于待机状态S3下，除了存储器及其控制器需要电源来保持数据外，其余装置均停止供电。当计算机处于关机状态S5下，仅保留非常少的待机电源，所以关机状态S5的耗电量比待机状态S3更低。


【发明内容】

[0003]本发明涉及一种计算机及其唤醒方法。
[0004]根据本发明，提出一种计算机。计算机包括开关电路、芯片组、PCIE装置及嵌入式控制器。芯片组包括第一唤醒引脚及电源键引脚，且第一唤醒引脚连接至开关电路的一端。PCIE装置包括第二唤醒引脚，而嵌入式控制器包括通用输入引脚及通用输出引脚。通用输入引脚与第二唤醒引脚连接至开关电路的另一端，且通用输出引脚连接至电源键引脚。
[0005]根据本发明，提出一种计算机的唤醒方法。计算机包括开关电路、芯片组、PCIE装置及嵌入式控制器，且芯片组包括第一唤醒引脚及电源键引脚。PCIE装置包括第二唤醒引脚，且嵌入式控制器包括通用输入引脚及通用输出引脚。唤醒方法包括:判断计算机是否处于正常工作状态；当计算机处于正常工作状态下，开关电路开启，芯片组通过第一唤醒引脚输出机会缓冲器清除/填充(opportunistic buffer flush/fill, 0BFF)机制的编码信号至第二唤醒引脚；当计算机不处于正常工作状态下，开关电路关闭，PCIE装置经第二唤醒引脚输出一唤醒事件至通用输入引脚，嵌入式控制器根据唤醒事件及系统状态判断是否需唤醒计算机；以及若需唤醒计算机，经通用输出引脚输出电源键事件至电源键引脚，芯片组的电源键引脚收到电源键事件，计算机被唤醒。
[0006]为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并结合附图详细说明如下。

【专利附图】

【附图说明】
[0007]图1示出了依照第一实施例的计算机的方块图。
[0008]图2示出了依照第一实施例的计算机处于正常工作状态下的示意图。
[0009]图3示出了依照第一实施例的计算机不处于正常工作状态下的示意图。
[0010]图4示出了依照第一实施例的一种唤醒方法的流程图。
[0011]图5示出了依照第二实施例的一种开关电路的电路图。
[0012]附图符号说明
[0013]1:计算机
[0014]11,21:开关电路
[0015]12:芯片组
[0016]13:PCIE 装置
[0017]14:嵌入式控制器
[0018]121:第一唤醒引脚
[0019]122:电源键引脚
[0020]131:第二唤醒引脚
[0021]141:通用输入引脚
[0022]142:通用输出引脚
[0023]400 ?409:步骤
[0024]ST1、ST2:状态
[0025]PM_SLP_S3#:状态讯号
[0026]Sobff:机会缓冲器清除/填充机制的编码信号
[0027]Sw:唤醒事件
[0028]Sp:电源键事件
[0029]V1:第一工作电压
[0030]V2:第二工作电压
[0031]Tl:第一晶体管
[0032]T2:第二晶体管
[0033]T3:第三晶体管
[0034]Rl:第一电阻
[0035]R2:第二电阻

【具体实施方式】
[0036]第一实施例
[0037]请参照图1，图1示出了依照第一实施例的计算机的方块图。计算机I包括开关电路11、芯片组12、PCIE装置13及嵌入式控制器(Embedded Controller, EC) 14。为方便说明起见，第一实施例的开关电路11是以高速开关(high speed switch)为例说明。芯片组12例如为南桥芯片，而PCIE装置13例如为网络卡或WIFI模块。芯片组12包括第一唤醒引脚121及电源键引脚122，且第一唤醒引脚121连接至开关电路11的一端。PCIE装置13包括第二唤醒引脚131。嵌入式控制器14包括通用输入(General Purpose Input, GPI)引脚141及通用输出(General Purpose Output, GP0)引脚142。通用输入引脚141与第二唤醒引脚131连接至开关电路11的另一端，且通用输出引脚142连接至电源键引脚122。开关电路11例如受控于芯片组12所输出的状态讯号PM_SLP_S3#。当计算机I处于正常工作状态SO下，状态讯号PM_SLP_S3#为高电平。相对地，当计算机I不处于正常工作状态SO下，状态讯号PM_SLP_S3#为低电平。举例来说，当计算机I不处于正常工作状态SO时，计算机I处于待机状态S3或关机状态S5。
[0038]请参照图2，图2示出了依照第一实施例的计算机处于正常工作状态下的示意图。由于低功耗与电力续航时间的要求日益增高，PC1-SIG协会特别制定了机会缓冲器清除/填充(opportunistic buffer flush/fill, 0BFF)机制。机会缓冲器清除/填充机制是指在PCIE装置13内建缓冲器(buffer)以暂存瞬间数据涌流，等待适当时机再丢给芯片组12。而不是让PCIE装置13 —收到数据就马上丢到芯片组12。如此一来，机会缓冲器清除/填充机制能让芯片组12有更多的机会进入省电模式，进而提高省电效用。
[0039]当计算机I处于正常工作状态SO下，芯片组12设定第一唤醒引脚121为输出引脚。当计算机I处于正常工作状态SO下，开关电路11开启，芯片组12通过第一唤醒引脚121输出机会缓冲器清除/填充(opportunistic buffer flush/fill, 0BFF)机制的编码信号Sotff至第二唤醒引脚131，而嵌入式控制器14须忽略机会缓冲器清除/填充机制的编码信号于正常工作状态SO下，芯片组12利用机会缓冲器清除/填充机制的编码信号Sobff与PCIE装置13沟通。芯片组12通过机会缓冲器清除/填充机制的编码信号Sotff将其本身状态传递至PCIE装置13，进而提供正确时间点(CPU active)让PCIE装置13将其内部缓冲器(buffer)的数据传至芯片组12。在非正确时间点(CPU sleep)时先将数据暂存在PCIE装置13将其内部缓冲器。让CPU可以多点时间在sle印状态以达到省电功效。
[0040]请参照图3，图3示出了依照第一实施例的计算机不处于正常工作状态下的示意图。当计算机I不处于正常工作状态SO下，芯片组12设定第一唤醒引脚121为输入引脚。当计算机I不处于正常工作状态SO下，开关电路11关闭，PCIE装置13经第二唤醒引脚131输出唤醒事件Sw至通用输入引脚141。嵌入式控制器14根据唤醒事件Sw及系统状态判断是否需唤醒计算机I。若需唤醒计算机1，嵌入式控制器14经通用输出引脚142输出电源键事件Sp至电源键引脚122。芯片组12的电源键引脚122收到电源键事件Sp后，计算机被唤醒。
[0041]前述系统状态例如是系统在纯电池模式下的电池电量。嵌入式控制器14会先衡量电池电量是否足够。在电池电量足够无虞的情况下，嵌入式控制器14才会输出电源键事件Sp唤醒芯片组12。不仅如此，前述系统状态还可以是指系统温度。当计算机I支持英特尔智能连线技术(Intel smart connect technology)时,系统状态例如是指是否检测到新的无线基站。在网络检测模式(Net detect mode)下，WIFI模块检测到新的无线基站时，PCIE装置13经第二唤醒引脚131输出唤醒事件Sw至通用输入引脚141。嵌入式控制器14根据唤醒事件Sw及系统温度来判断是否需唤醒。若可唤醒，控制器14经通用输出引脚142输出电源键事件Sp至电源键引脚122，进而唤醒芯片组12以更新数据。
[0042]请同时参照图2、图3及图4，图4示出了依照第一实施例的一种唤醒方法的流程图。计算机I的唤醒方法包括如下步骤:首先如步骤401所示，芯片组12判断计算机I是否处于正常工作状态S0。当计算机I处于正常工作状态S0，则执行步骤402。如步骤402所示，芯片组402设定第一唤醒引脚121为输出引脚。接着如步骤403所示，芯片组12控制开关电路11开启。然后如步骤404所示，芯片组12通过第一唤醒引脚121输出机会缓冲器清除/填充(opportunistic buffer flush/fill, 0BFF)机制的编码信号Sqbff至第二唤醒引脚131，而嵌入式控制器14忽略机会缓冲器清除/填充机制的编码信号SOTFF。接着，维持在状态STl。如状态STl所示，计算机I处于正常工作状态S0，芯片组12与PCIE装置13进入机会缓冲器清除/填充机制。
[0043]相反地，当计算机1不处于正常工作状态S0，则执行步骤405。如步骤405所示，芯片组12设定第一唤醒引脚121为输入引脚。接着如步骤406所示，芯片组12控制开关电路11关闭。接着，维持在状态ST2。如状态ST2所示，计算机不处于正常工作状态S0并等待第二唤醒引脚131输出唤醒事件Sw。
[0044]若PCIE装置13产生唤醒事件Sw，则如步骤400所示，PCIE装置13经第二唤醒引脚131输出唤醒事件3?至通用输入引脚141。跟着如步骤407所示，嵌入式控制器14根据唤醒事件Sw及系统状态判断是否需唤醒计算机1。当不需唤醒计算机1，则维持状态ST2。相反地，当需唤醒计算机1，则执行步骤408。如步骤408所示，嵌入式控制器14经通用输出引脚142输出电源键事件SP至电源键引脚122。接着如步骤409所示，电源键引脚122收到电源键事件SP后，计算机1被唤醒。接着重新执行步骤402?404，最后进入状态ST1。
[0045]第二实施例
[0046]请同时参照图1及图5，图5示出了依照第二实施例的一种开关电路的电路图。第二实施例的开关电路21于第一实施例主要不同之处在于第二实施例是以开关电路21取代第一实施例的高速开关。开关电路21包括电阻1、电阻R2、晶体管T1、晶体管T2及晶体管T3。第一电阻R1的第一端接收第一工作电压VI，且第一晶体管T1的第一端连接至第一电阻R1的第二端。第一晶体管T1的第二端连接至一接地端，且第一晶体管T1的控制端接收状态讯号PM_SLP_S3#。
[0047]第二电阻R2的第一端接收第二工作电压V2，其电压应大到不管第三晶体管T3的第一端输入为高电位或是低电位，都能让第三晶体管T3维持导通。且第二晶体管T2的第一端连接至接地端。第二晶体管T2的第二端连接至第二电阻R2的第二端，且第二晶体管T2的控制端耦接至第一电阻R1的第二端。第三晶体管T3的控制端耦接至第二电阻R2的第二端，第三晶体管的第一端耦接至第二唤醒引脚131，第三晶体管T3的第二端耦接至第一唤醒引脚121。
[0048]当计算机1处于正常工作状态S0下，状态讯号PM_SLP_S3#导通第一晶体管T1，第一晶体管T1截止第二晶体管T2，使得第三晶体管T3导通。第三晶体管T3将第一唤醒引脚121与第二唤醒引脚131电性连接。进一步来说，当计算机1处于正常工作状态S0下，状态讯号PM_SLP_S3#为高电平以导通第一晶体管T1。第一晶体管T1导通后，第一晶体管1将第二晶体管的控制端电性连接至接地端以截止第二晶体管T2。第二晶体管T2截止后，第三晶体管受控于第二工作电压V2而导通，以电性连接第一唤醒引脚121与第二唤醒引脚
131。
[0049]相反地，当计算机1处于待机状态S3或关机状态S5下，状态讯号PM_SLP_S3#为低电平以截止第一晶体管T1。第一晶体管T1截止后，第二晶体管T2受控于第一工作电压VI而导通。第二晶体管T2导通后，第二晶体管T2将第三晶体管T3的控制端电性连接至接地端，以截止第三晶体管T3。由于开关电路21使用电阻1、电阻R2、晶体管T1、晶体管T2及晶体管T3即可实现，因此将有助于进一步降低生产成本。
[0050]前述计算机及其唤醒方法能于正常工作状态S0下，通过芯片组的第一唤醒引脚输出机会缓冲器清除/填充机制的编码信号至PCIE装置，进而提供正确时间点让PCIE装置将其内部缓冲器的数据传至芯片组。当计算机处于待机状态S3或关机状态S5下，PCIE装置经第二唤醒引脚输出唤醒事件至通用输入引脚。若需唤醒计算机，嵌入式控制器经通用输出引脚输出电源键事件至电源键引脚以唤醒芯片组。
[0051 ] 综上所述，虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明。本领域技术人员在不脱离本发明的精神和范围的前提下，可作各种的更动与润饰。因此，本发明的保护范围是以本发明的权利要求为准。
【权利要求】
1.一种计算机,包括: 一开关电路； 一芯片组，包括: 一第一唤醒引脚，连接至该开关电路的一端；以及 一电源键引脚； 一 PCIE装置，包括: 一第二唤醒引脚；以及 一嵌入式控制器，包括: 一通用输入引脚，与该第二唤醒引脚连接至该开关电路的另一端；以及 一通用输出引脚，连接至该电源键引脚。
2.如权利要求1所述的计算机，其中当该计算机处于一正常工作状态下，该开关电路开启，该芯片组通过该第一唤醒引脚输出一机会缓冲器清除/填充机制的编码信号至该第二唤醒引脚。
3.如权利要求2所述的计算机，其中当该计算机不处于该正常工作状态下，该开关电路关闭，该PCIE装置经该第二唤醒引脚输出一唤醒事件至该通用输入引脚，该嵌入式控制器根据该唤醒事件及一系统状态判断是否需唤醒计算机，若需唤醒计算机，经该通用输出引脚输出一电源键事件至该电源键引脚，该芯片组的该电源键引脚收到该电源键事件，该计算机被唤醒。
4.如权利要求3所述的计算机，其中当该计算机不处于该正常工作状态下，该芯片组设定该第一唤醒引脚为一输入引脚，当该计算机处于该正常工作状态下，该芯片组设定该第一唤醒引脚为一输出引脚。
5.如权利要求4所述的计算机，其中当该计算机处于该正常工作状态下，该嵌入式控制器忽略该机会缓冲器清除/填充机制的编码信号。
6.如权利要求5所述的计算机，其中当该计算机不处于该正常工作状态时，该计算机处于待机状态(S3)或关机(S5)状态。
7.如权利要求2所述的计算机，其中当该计算机处于该正常工作状态下，该嵌入式控制器忽略该机会缓冲器清除/填充机制的编码信号。
8.如权利要求7所述的计算机，其中当该计算机处于该正常工作状态下，该芯片组设定该第一唤醒引脚为一输出引脚。
9.如权利要求1所述的计算机，其中当该计算机不处于该正常工作状态下，该开关电路关闭，该PCIE装置经该第二唤醒引脚输出一唤醒事件至该通用输入引脚，该嵌入式控制器根据该唤醒事件及一系统状态经该通用输出引脚输出一电源键事件至该电源键引脚。
10.如权利要求9所述的计算机，其中当该计算机不处于该正常工作状态下，该芯片组设定该第一唤醒引脚为一输入引脚。
11.如权利要求9所述的计算机，其中当该计算机不处于该正常工作状态时，该计算机处于待机状态或关机状态。
12.如权利要求1所述的计算机，其中该开关电路包括: 一第一电阻，该第一电阻的第一端接收一第一工作电压； 一第一晶体管，该第一晶体管的第一端连接至该第一电阻的第二端，该第一晶体管的第二端连接至一接地端，该第一晶体管的控制端接收一状态讯号； 一第二电阻，该第二电阻的第一端接收一第二工作电压； 一第二晶体管，该第二晶体管的第一端连接至该接地端，该第二晶体管的第二端连接至该第二电阻的第二端，该第二晶体管的控制端耦接至该第一电阻的第二端； 一第三晶体管，该第三晶体管的控制端耦接至该第二电阻的第二端，该第三晶体管的第一端耦接至该第二唤醒引脚，该第三晶体管的第二端耦接至该第一唤醒引脚。
13.如权利要求12所述的计算机，其中当该计算机处于一正常工作状态下，该状态讯号导通该第一晶体管，该第一晶体管截止该第二晶体管，使得该第三晶体管导通。
14.一种计算机的唤醒方法，该计算机包括一开关电路、一芯片组、一 PCIE装置及一嵌入式控制器，该芯片组包括一第一唤醒引脚及一电源键引脚，该PCIE装置包括一第二唤醒引脚，该嵌入式控制器包括一通用输入引脚及一通用输出引脚，该唤醒方法包括: 判断该计算机是否处于一正常工作状态； 当该计算机处于该正常工作状态下，该开关电路开启，该芯片组通过该第一唤醒引脚输出一机会缓冲器清除/填充机制的编码信号至该第二唤醒引脚； 当该计算机不处于该正常工作状态下，该开关电路关闭，该PCIE装置经该第二唤醒引脚输出一唤醒事件至该通用输入引脚，该嵌入式控制器根据该唤醒事件及一系统状态判断是否需唤醒计算机；以及 若需唤醒计算机，经该通用输出引脚输出一电源键事件至该电源键引脚，该芯片组的该电源键引脚收到该电源键事件，该计算机被唤醒。
15.如权利要求14所述的唤醒方法，其中当该计算机不处于该正常工作状态下，该芯片组设定该第一唤醒引脚为一输入引脚。
16.如权利要求15所述的唤醒方法，其中当该计算机处于该正常工作状态下，该芯片组设定该第一唤醒引脚为一输出引脚。
17.如权利要求16所述的唤醒方法，其中当该计算机处于该正常工作状态下，该嵌入式控制器忽略该机会缓冲器清除/填充机制的编码信号。
18.如权利要求17所述的唤醒方法，其中当该计算机不处于该正常工作状态时，该计算机处于待机状态或关机状态。
19.如权利要求14所述的唤醒方法，其中当该计算机处于该正常工作状态下，该嵌入式控制器忽略该机会缓冲器清除/填充机制的编码信号。
20.如权利要求14所述的唤醒方法，其中当该计算机不处于该正常工作状态时，该计算机处于待机状态或关机状态。
【文档编号】G06F1/32GK104281465SQ201310302322
【公开日】2015年1月14日 申请日期:2013年7月15日 优先权日:2013年7月1日
【发明者】黄奕智, 庄家诚, 贾志勇 申请人:纬创资通股份有限公司