管理闪存中所储存的数据的方法及相关记忆装置与控制器的制造方法
【专利摘要】本发明公开了一种记忆装置、记忆装置的控制器和一种管理一闪存中所储存的数据的方法，其中该闪存包含多个区块，且该方法包含有：提供一数据表，其中该数据表记录了该多个区块中已被写入数据的区块，以及其数据写入时间的顺序；侦测该多个区块中一第一区块的质量以产生一第一侦测结果，其中该第一区块为该数据表中所记录的数据写入时间最早的区块；以及依据该第一侦测结果来决定是否将该第一区块的内容搬移到一空白区块中，并将该第一区块的内容删除。本发明可以避免区块因为数据保留时间过长而造成记忆体单元的临界电压分布改变以及数据失真的情形。
【专利说明】管理闪存中所储存的数据的方法及相关记忆装置与控制器
【技术领域】
[0001]本发明涉及闪存(Flash Memory)，尤指一种管理闪存中所储存的数据的方法，及相关的记忆装置与控制器。
【背景技术】
[0002]闪存可通过电子式的抹除(erase)与写入/程序化(piOgram)以进行数据储存，并且广泛地应用于记忆卡(memory card)、固态硬盘(solid-state drive)与可携式多媒体播放器等等。由于闪存为非挥发性(non-volatile)记忆体，因此，不需要额外电力来维持闪存所储存的信息，此外，闪存可提供快速的数据读取与较佳的抗震能力，而这些特性也说明了闪存为何会如此普及的原因。
[0003]闪存可区分为NOR型闪存与NAND型闪存。对于NAND型闪存来说，其具有较短的抹除及写入时间且每一记忆体单元需要较少的芯片面积，因而相较于NOR型闪存，NAND型闪存会允许较高的储存密度以及较低的每一储存位的成本。一般来说，闪存是以记忆体单元数组的方式来储存数据，而记忆体单元是由一浮动栅极晶体管(floating-gatetransistor)来加以实作,且每一记忆体单元可通过适当地控制浮动栅极晶体管的浮动栅极上的电荷个数来设定导通该浮动栅极晶体管所实作的该记忆体单元的所需临界电压，进而储存单一个位的信息或者一个位以上的信息，如此一来，当一或多个预定控制栅极电压施加于浮动栅极晶体管的控制栅极之上，则浮动栅极晶体管的导通状态便会指示出浮动栅极晶体管中所储存的一或多个二进制数(binary digit)。
[0004]然而，由于某些因素，闪存单元中原本储存的电荷的个数可能会受到影响/扰舌L举例来说，闪存中所存在的干扰可能来自于保持干扰(retention disturbance),且闪存单元中原本储存的电荷的个数也有可能因为高温而造成变化。因此，由于数据保留时间(retention time)及/或温度影响的缘故，闪存单元中的记忆体单元的临界电压分布(threshold voltage distribution)便会有所改变，因此,读取记忆体单元中所储存的信息可能会因为改变后的临界变压分布而无法正确地获得所储存的信息。
【发明内容】
[0005]因此，本发明的目的之一在于公开一种管理闪存中所储存的数据的方法，及相关的记忆装置与控制器，其可以避免记忆体单元中所储存的信息过度失真，以解决上述的问题。
[0006]依据本发明一实施例，公开一种管理一闪存中所储存的数据的方法，其中该闪存包含多个区块，该方法包含有:提供一数据表，其中该数据表记录了该多个区块中已被写入数据的区块，以及其数据写入时间的顺序；侦测该多个区块中一第一区块的质量以产生一第一侦测结果，其中该第一区块为该数据表中所记录的数据写入时间最早的区块；以及依据该第一侦测结果来决定是否将该第一区块的内容搬移到一空白区块中，并将该第一区块的内容删除。[0007]依据本发明另一实施例，一种记忆装置包含有一闪存以及一控制器，其中该闪存包含多个区块，且该控制器包含有一记忆体以储存一数据表，其中该数据表记录了该多个区块中已被写入数据的区块，以及其数据写入时间的顺序，该控制器侦测该多个区块中一第一区块的质量以产生一第一侦测结果，其中该第一区块为该数据表中所记录的数据写入时间最早的区块；以及依据该第一侦测结果来决定是否将该第一区块的内容搬移到一空白区块中，并将该第一区块的内容删除。
[0008]依据本发明另一实施例，公开一种记忆装置的控制器，其中该控制器是用来存取一闪存，该闪存包含多个区块，且该控制器包含有一记忆体以及一微处理器，该记忆体是用来储存一程序代码以及一数据表，其中该数据表记录了该多个区块中已被写入数据的区块，以及其数据写入时间的顺序；该微处理器是用来执行该程序代码以控制对该闪存的存取以及管理该多个区块；其中该微处理器侦测该多个区块中一第一区块的质量以产生一第一侦测结果，其中该第一区块为该数据表中所记录的数据写入时间最早的区块；以及该微处理器依据该第一侦测结果来决定是否将该第一区块的内容搬移到一空白区块中，并将该第一区块的内容删除。
【专利附图】
【附图说明】
[0009]图1为依据本发明一实施例的一种记忆装置的示意图。
[0010]图2所示为依据本发明一实施例的数据表的示意图。
[0011]图3为依据本发明一实施例的一种管理闪存中所储存的数据的方法的流程图。
[0012]图4为将写入时间最早的区块的内容搬移到一空白区块的示意图。
[0013]其中，附图标记说明如下:
[0014]100记忆装置
[0015]110记忆体控制器
[0016]112微处理器
[0017]112C程序代码
[0018]112M记忆体
[0019]112P、200数据表
[0020]114控制逻辑
[0021]116缓冲存储器
[0022]118接口逻辑
[0023]120闪存
[0024]300 ~310步骤
[0025]410备用区块表
【具体实施方式】
[0026]请参考图1，图1为依据本发明一实施例的一种记忆装置100的示意图，其中本实施例的记忆装置100为可携式记忆装置(例如:符合SD/MMC、CF、MS、XD标准的记忆卡)。记忆装置100包含有一闪存(Flash Memory) 120以及一控制器,该控制器可为一记忆体控制器110，且用来存取闪存120。依据本实施例，记忆体控制器110包含一微处理器112、一记忆体112M、一控制逻辑114、一缓冲存储器116与一接口逻辑118。记忆体112M是用来储存一程序代码112C，而微处理器112则用来执行程序代码112C以控制对闪存120的存取(Access)。
[0027]在典型状况下，闪存120包含多个区块(Block)，而该控制器(例如:通过微处理器112执行程序代码112C的记忆体控制器110)对闪存120进行抹除等运作以区块为单位来进行。另外，一区块可记录特定数量的数据页(Page)，其中该控制器(例如:通过微处理器112执行程序代码112C的记忆体控制器110)对闪存120进行写入数据的运作以数据页为单位来进行写入。
[0028]通常状况下，通过微处理器112执行程序代码112C的记忆体控制器110可利用其本身内部的组件来进行诸多控制运作，例如:利用控制逻辑114来控制闪存120的存取运作(尤其是对至少一区块或至少一数据页的存取运作)、利用缓冲存储器116进行所需的缓冲处理、以及利用接口逻辑118来与一主装置(Host Device)沟通。
[0029]另外，记忆体112M中也储存有一数据表112P，记录了多个区块中已被写入数据的区块，以及其数据写入时间的顺序(相对时间)。举例来说，请参考图2，图2所示为依据本发明一实施例的数据表200的示意图，如图2所示，假设闪存120总共具有N个区块BI?BN，其中区块B2?B4、B7?Bll、B14之前有被写入数据(program)过，且其写入时间的早晚顺序依序为区块B14、B2?B4、B7?B11，则此时数据表200可以依序记录区块B14、B2?B4、B7?B11，以用来表示区块数据写入时间的顺序。然而，需注意的是，图2所示的数据表200的内容仅为一范例说明，而并非作为本发明的限制，在本发明的其它实施例中，数据表200可以使用其它形式的纪录方式来描述闪存120中已被写入数据的区块，以及其数据写入时间的顺序。
[0030]请同时参考图1?3，图3为依据本发明一实施例的一种管理闪存120中所储存的数据的方法的流程图，流程叙述如下。
[0031]步骤300，流程开始。在步骤302中，当记忆体控制器110处于一闲置(idle)状态时(亦即记忆体控制器110没有接收及处理命令时)，微处理器112依据数据表112P的记录来侦测一区块的质量以产生一侦测结果，其中该区块为数据表112P中所记录的数据写入时间最早的区块，若是以图2所示的数据表200为例，微处理器112便是侦测区块B14的质量以产生该侦测结果。详细来说，微处理器112可以通过读取区块B14中至少一部分数据(例如至少一部分数据页(page))中的数据，并通过在译码过程中所得到的位错误率或位错误量来产生该侦测结果；而微处理器112也可以通过侦测区块B14中所包含的多个记忆体单元中至少一部分的记忆体单元(每一个记忆体单元是由一浮动栅极晶体管(floating-gate transistor)来以实作)的临界电压位移(threshold voltage shifting)状态，以产生该侦测结果。
[0032]接着，在步骤304中，微处理器112判断该侦测结果所表示的区块质量是否符合标准，若是该侦测结果所表示的区块质量符合标准，则流程进入步骤306，反之则进入步骤308。详细来说，假设在步骤302中微处理器112是侦测区块B14中至少一部分数据的位错误率或位错误量来产生该侦测结果，则在步骤304中当该侦测结果指出区块B14中该至少一部分数据的位错误率或位错误量高于一临界值时，流程进入步骤308，而当该侦测结果指出区块B14中该至少一部分数据的位错误率或位错误量低于该临界值时，流程则进入步骤306 ;另外，假设在步骤302中微处理器112是侦测区块B14中所包含的多个记忆体单元中至少一部分的记忆体单元的临界电压位移状态以产生该侦测结果，则在步骤304中当该侦测结果指出该多个记忆体单元中该至少一部分的记忆体单元的临界电压位移状态不符合一标准时，流程进入步骤308，而当该侦测结果指出该多个记忆体单元中该至少一部分的记忆体单元的临界电压位移状态符合该标准时，流程则进入步骤306。
[0033]在步骤306中，由于区块B14的质量符合标准，因此，微处理器112便不会对区块B14中的数据做任何处理，也即区块B14中的数据不会做任何变动，以避免缩短闪存120的寿命。此外，由于区块B14是闪存120中写入时间最早的区块，因此，写入时间较区块B14晚的其它区块(B2?B4与B7?Bll)应该不会有因为数据保留时间(retention time)过长而造成数据失真的问题，因此，微处理器112不需要对其他的区块进行侦测与判断的操作，流程便可直接进入步骤310以结束此流程。
[0034]在步骤308中，由于区块B14的质量不符合标准，因此，微处理器112将区块B14中的所有数据搬移到另一空白区块中，并将区块B14中的数据内容删除，以及更新数据表200中的内容。举例来说，请参考图4，假设区块B14中的所有数据搬移到区块B15中，则数据表200中有关区块B14的记录会被移除，并将区块B14中的数据内容删除，而程序代码112C中所内建的一备用区块表410 (用来记录闪存120中哪些区块是空白的)会记录区块B14变为一空白区块；而数据表200另外会在尾端新增一笔有关于区块B15的记录。此外，由于在将区块B14中的所有数据搬移到区块B15的过程中，记忆体控制器110会进行数据译码以及错误更正的操作，因此，搬移到区块B15中的数据会具有较佳的质量。
[0035]在步骤308结束之后，流程回到步骤302以侦测区块B2的质量以产生一侦测结果，其中区块B2为更新后的数据表200中所记录的数据写入时间最早的区块，并重复上述流程。
[0036]简要归纳本发明，在本发明的管理闪存中所储存的数据的方法，及相关的记忆装置与控制器中，可以利用记忆体控制器闲置的时间来将写入时间最早(也即数据保留时间(retention time)最长)且质量不佳的区块中的内容搬移到另一区块中，因此，可以避免区块因为数据保留时间过长而造成记忆体单元的临界电压分布改变以及数据失真的情形。
[0037]以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种管理一闪存中所储存的数据的方法，其特征在于，该闪存包含多个区块，且该方法包含有: 提供一数据表，其中该数据表记录了该多个区块中已被写入数据的区块，以及其数据写入时间的顺序； 侦测该多个区块中一第一区块的质量以产生一第一侦测结果，其中该第一区块为该数据表中所记录的数据写入时间最早的区块；以及 依据该第一侦测结果来决定是否将该第一区块的内容搬移到一空白区块中，并将该第一区块的内容删除。
2.如权利要求1所述的方法，其特征在于，侦测该多个区块中该第一区块的质量以产生该第一侦测结果的步骤包含有: 侦测该第一区块中至少一部分数据的位错误率或位错误量，以产生该第一侦测结果。
3.如权利要求2所述的方法，其特征在于，依据该第一侦测结果来决定是否将该第一区块的内容搬移到该空白区块中，并将该第一区块的内容删除的步骤包含有: 当该第一侦测结果指出该第一区块中该至少一部分数据的位错误率或位错误量高于一临界值时，将该第一区块的内容搬移到该空白区块中，并将该第一区块的内容删除；以及 当该第一侦测结果指出该第一区块中该至少一部分数据的位错误率或位错误量低于该临界值时，不变动该第一区块的内容。
4.如权利要求1所述的方法，其特征在于，该第一区块包含有多个记忆体单元，以及侦测该多个区块中该第一区块的质量以产生该第一侦测结果的步骤包含有: 侦测该多个记忆体单元中至少一部分的记忆体单元的临界电压位移状态，以产生该第一侦测结果。
5.如权利要求4所述的方法，其特征在于，依据该第一侦测结果来决定是否将该第一区块的内容搬移到该空白区块中，并将该第一区块的内容删除的步骤包含有: 当该第一侦测结果指出该多个记忆体单元中该至少一部分的记忆体单元的临界电压位移状态不符合一标准时，将该第一区块的内容搬移到该空白区块中，并将该第一区块的内容删除；以及 当该第一侦测结果指出该多个记忆体单元中该至少一部分的记忆体单元的临界电压位移状态符合该标准时，不变动该第一区块的内容。
6.如权利要求1所述的方法，其特征在于，还包含有: 当依据该第一侦测结果以决定将该第一区块的内容搬移到该空白区块之后: 更新该数据表以产生一更新后数据表； 侦测该多个区块中一第二区块的质量以产生一第二侦测结果，其中该第二区块为该更新后数据表中所记录的数据写入时间最早的区块；以及 依据该第二侦测结果来决定是否将该第二区块的内容搬移到另一空白区块中，并将该第二区块的内容删除。
7.—种记忆装置，其特征在于，包含有: 一闪存，其中该闪存包含多个区块；以及 一控制器，包含有一记忆体以储存一数据表，其中该数据表记录了该多个区块中已被写入数据的区块，以及其数据写入时间的顺序；其中该控制器侦测该多个区块中一第一区块的质量以产生一第一侦测结果，其中该第一区块为该数据表中所记录的数据写入时间最早的区块； 以及依据该第一侦测结果来决定是否将该第一区块的内容搬移到一空白区块中，并将该第一区块的内容删除。
8.如权利要求7所述的记忆装置，其特征在于，该控制器侦测该第一区块中至少一部分数据的位错误率或位错误量，以产生该第一侦测结果。
9.如权利要求8所述的记忆装置，其特征在于，当该第一侦测结果指出该第一区块中该至少一部分数据的位错误率或位错误量高于一临界值时，该控制器将该第一区块的内容搬移到该空白区块中，并将该第一区块的内容删除；以及当该第一侦测结果指出该第一区块中该至少一部分数据的位错误率或位错误量低于该临界值时，该控制器不变动该第一区块的内容。
10.如权利要求7所述的记忆装置，其特征在于，该第一区块包含有多个记忆体单元，以及该控制器侦测该多个记忆体单元中至少一部分的记忆体单元的临界电压位移状态，以产生该第一侦测结果。
11.如权利要求10所述的记忆装置，其特征在于，当该第一侦测结果指出该多个记忆体单元中该至少一部分的记忆体单元的临界电压位移状态不符合一标准时，该控制器将该第一区块的内容搬移到该空白区块中，并将该第一区块的内容删除；以及当该第一侦测结果指出该多个记忆体单元中该至少一部分的记忆体单元的临界电压位移状态符合该标准时，该控制器不变动该第一区块的内容。
12.如权利要求7所述的记忆装置，其特征在于，当依据该第一侦测结果以决定将该第一区块的内容搬移到该空白区块之后，该控制器更新该数据表以产生一更新后数据表，并侦测该多个区块中一第二区块的质量以产生一第二侦测结果，其中该第二区块为该更新后数据表中所记录的数据写入时间最早的区块；以及该控制器依据该第二侦测结果来决定是否将该第二区块的内容搬移到另一空白区块中，并将该第二区块的内容删除。
13.如权利要求7所述的记忆装置，其特征在于，该控制器在一闲置期间侦测该多个区块中该第一区块的质量以产生该第一侦测结果。
14.一种记忆装置的控制器，其特征在于，该控制器是用来存取一闪存，该闪存包含多个区块，且该控制器包含有: 一记忆体，用来储存一程序代码以及一数据表，其中该数据表记录了该多个区块中已被写入数据的区块，以及其数据写入时间的顺序； 一微处理器，用来执行该程序代码以控制对该闪存的存取以及管理该多个区块； 其中该微处理器侦测该多个区块中一第一区块的质量以产生一第一侦测结果，其中该第一区块为该数据表中所记录的数据写入时间最早的区块；以及该微处理器依据该第一侦测结果来决定是否将该第一区块的内容搬移到一空白区块中，并将该第一区块的内容删除。
15.如权利要求14所述的控制器，其特征在于，该微处理器侦测该第一区块中至少一部分数据的位错误率或位错误量，以产生该第一侦测结果。
16.如权利要求15所述的控制器，其特征在于，当该第一侦测结果指出该第一区块中该至少一部分数据的位错误率或位错误量高于一临界值时，该微处理器将该第一区块的内容搬移到该空白区块中，并将该第一区块的内容删除；以及当该第一侦测结果指出该第一区块中该至少一部分数据的位错误率或位错误量低于该临界值时，该微处理器不变动该第一区块的内容。
17.如权利要求14所述的控制器，其特征在于，该第一区块包含有多个记忆体单元，以及该微处理器侦测该多个记忆体单元中至少一部分的记忆体单元的临界电压位移状态，以产生该第一侦测结果。
18.如权利要求17所述的控制器，其特征在于，当该第一侦测结果指出该多个记忆体单元中该至少一部分的记忆体单元的临界电压位移状态不符合一标准时，该微处理器将该第一区块的内容搬移到该空白区块中，并将该第一区块的内容删除；以及当该第一侦测结果指出该多个记忆体单元中该至少一部分的记忆体单元的临界电压位移状态符合该标准时，该微处理器不变动该第一区块的内容。
19.如权利要求14所述的控制器，其特征在于，当依据该第一侦测结果以决定将该第一区块的内容搬移到该空白区块之后，该微处理器更新该数据表以产生一更新后数据表，并侦测该多个区块中一第二区块的质量以产生一第二侦测结果，其中该第二区块为该更新后数据表中所记录的数据写入时间最早的区块；以及该微处理器依据该第二侦测结果来决定是否将该第二区块的内容搬移到另一空白区块中，并将该第二区块的内容删除。
20.如权利要求14所述的控制器，其特征在于，该微处理器在一闲置期间侦测该多个区块中该第一区块的质量·以产生该第一侦测结果。
【文档编号】G06F12/06GK103577342SQ201310318163
【公开日】2014年2月12日 申请日期:2013年7月25日 优先权日:2012年7月25日
【发明者】杨宗杰, 甘礼升 申请人:慧荣科技股份有限公司