一种磁盘阵列双控系统及其实现方法
【专利摘要】本发明公开了一种磁盘阵列双控系统及其实现方法；该实现方法包括以下步骤：S1，为两个控制器配置双控互联端口；S2，建立所述两个控制器的双控内存映射；S3，采用双控链接机制建立双控链接；S4，采用双控消息机制实现所述两个控制器的消息传递。采用上述方案，本发明采用双控链接机制建立双控链接，之后通过双控消息机制实现消息传递，从而将两个独立的阵列控制器组织成为磁盘阵列双控的系统，通过磁盘阵列双控系统可以实现双控冗余容错，I/O流量负载均衡等，从而将数据存储风险降低到最低限度，保障了系统的高可靠性、高安全性和高可用性，具有很高的市场应用价值。
【专利说明】一种磁盘阵列双控系统及其实现方法
【技术领域】
[0001]本发明涉及磁盘阵列，尤其涉及的是，一种磁盘阵列双控系统及其实现方法。
【背景技术】
[0002]近年来随着计算机技术的飞速发展，磁盘阵列的性能有了大幅度的提升，磁盘阵列作为数据存储的载体已日渐普及，对于要求有高可用性和高安全性的系统，比如金融、邮电、电力、保险、证券等行业，市场对于磁盘阵列系统容错的要求越来越高。
[0003]磁盘阵列存储系统的核心是阵列控制器。阵列控制器由高速通用的计算机部件组成，例如，其硬件组成包括CPU，高速缓存(Cache)以及光纤通道(FC)等，主要用来实现数据的存储转发以及整个阵列的管理。阵列控制器是主机和磁盘之间的数据传输通路，包含面向主机和磁盘两个方面的接口。阵列控制器处理来自主机和磁盘的信息，通过对多个磁盘成员的并行操作，提供远高于单独磁盘的传输速率，从而匹配数据前端和磁盘设备之间的数据传输速度，使其达到均衡。阵列控制器的软件平台通常是快速高效的小型嵌入式实时操作系统。
[0004]磁盘阵列控制器作为磁盘阵列系统的核心，其可靠性直接关系到磁盘阵列的可用性。在单控的磁盘阵列上，只有一个磁盘阵列控制器，一旦此磁盘阵列器出现问题，则必定会出现宕机，更有甚者，甚至会出现毁灭性的数据破坏，从而导致业务再也无法进行。
[0005]因此，现有技术存在缺陷，需要改进。
【发明内容】
[0006]本发明所要解决的技术问题是提供一种新的磁盘阵列双控系统及其实现方法。
[0007]本发明的技术方案如下:一种磁盘阵列双控系统的实现方法，其包括以下步骤:SI，为两个控制器配置双控互联端口 ；S2，建立所述两个控制器的双控内存映射；S3，采用双控链接机制建立双控链接；S4，采用双控消息机制实现所述两个控制器的消息传递。
[0008]优选的，所述实现方法中，步骤SI中，分别定义第一控制器O和第二控制器I的各两种状态，包括状态准备和确认准备，合计共四种状态。
[0009]优选的，所述实现方法中，步骤SI中，设置若干分区及其端口，每一分区通过其不同端口分别连接CPU与数据通道。
[0010]优选的，所述实现方法中，步骤S2中，将对端内存映射到本端，用于读写对端内存。
[0011]优选的，所述实现方法中，步骤S4中，所述消息机制包括若干消息，每一消息分别包括功能和确认两种状态，用于实现所述磁盘阵列双控系统的数据读写。
[0012]优选的，所述实现方法中，所述消息机制包括发送命令描述块中断、命令描述块确认中断、发送数据中断、数据确认中断、发送交换中断、交换确认中断、发送小型交换中断、小型交换确认中断、发送写缓存推入中断、写缓存推入确认中断、获取缓冲区指针中断、获取消息缓冲区指针中断、缓冲区确认中断。[0013]优选的，所述实现方法中，步骤S3之后，步骤S4之前，还执行以下步骤S40:两本端分别获取对端的缓冲区地址和消息缓冲区地址，用于使对端获取本地缓冲区内容。优选的，步骤S40包括以下步骤:S401，任一本端准备本地的缓冲区地址，发送要求缓冲区中断信息给对端，并要求对端的缓冲区地址和消息缓冲区地址；S402，对端处理所述要求缓冲区中断信息，然后发送确认缓冲区中断信息给所述本端；S403，所述本端收到所述确认缓冲区中断信息，则确认本端和对端都完成对缓冲区的处理。
[0014]优选的，所述实现方法中，步骤S3包括以下步骤:分别判断两个控制器是否启动，均是则执行等待流程，将这两个控制器统一在链接点，作为所述磁盘阵列双控系统的两端控制器，然后执行链接流程；仅任一启动则作为单控启动状态处理；所述等待流程，包括当一端控制器到达链接点时，判断另一端控制器还未到达链接点，则在预设置时间段内等待另一端控制器到达链接点；其中，在所述预设置时间段内，另一端控制器未到达链接点，则作为超时处理；所述单控启动状态处理，是在所述单控启动状态下，在已启动的控制器到达链接点之前，判断对端控制器是否启动，是则进入所述等待流程，重新获取通用输入输出硬件信息，组成所述磁盘阵列双控系统，然后进入双控流程；否则作为单控系统使用，并且在插入对端控制器后，执行链接流程；所述链接流程包括以下步骤:S31，第一控制器0发送其链接准备到第二控制器1的非透明桥端口的第一输出消息寄存器，发送链接检测次数到第二控制器1的非透明桥端口的第三输出寄存器；S32,第二控制器1根端口的第一输入消息寄存器和第三输入寄存器，通过消息机制，读取第一控制器0的链接准备和链接检测次数的接收信息；S33，在所述接收信息正确时，第二控制器1发送其链接准备到第一控制器0的非透明桥端口的第一输出消息寄存器，将所述链接检测次数减1后发送到第一控制器0的非透明桥端口的第三输出寄存器；S34,第一控制器0根端口的第一输入消息寄存器和第三输入寄存器，通过消息机制，读取第二控制器1的链接准备和链接检测次数的接收信息；判断所述链接检测次数是否为0，否则返回执行步骤S31，是则执行步骤S35 ;S35，第一控制器0发送其链接确认到第二控制器1，第二控制器1接收到第一控制器0的链接确认后，发送第二控制器1的链接确认到第一控制器0，第一控制器0收到第二控制器1的链接确认后，结束所述链接流程。
[0015]本发明的又一技术方案如下:一种磁盘阵列双控系统，其包括第一控制器0与第二控制器1 ;两个所述控制器分别设置双控互联端口 ；两个所述控制器之间设置双控内存映射；两个所述控制器之间采用双控链接机制建立双控链接；两个所述控制器之间采用双控消息机制实现消息传递。
[0016]采用上述方案，本发明采用双控链接机制建立双控链接，之后通过双控消息机制实现消息传递，从而将两个独立的阵列控制器组织成为磁盘阵列双控的系统，可以实现双控冗余容错、读写流量负载均衡等，从而降低数据存储风险，保障了系统的高可靠性、高安全性和高可用性，具有很高的市场应用价值。
【专利附图】
【附图说明】
[0017]图1为本发明双控系统的一个实施例的框架示意图；
[0018]图2为本发明的一个实施例的直接地址转换示意图；
[0019]图3为本发明的一个实施例的查找表地址转换不意图；[0020]图4为本发明的一个实施例的TLP地址转换示意图；
[0021]图5为本发明的一个实施例的NT mapping映射表示意图；
[0022]图6为本发明的一个实施例的双控链接准备示意图；
[0023]图7为本发明的一个实施例的Message寄存器映射示意图；
[0024]图8为本发明的一个实施例的Doorbell消息传送示意图；
[0025]图9为本发明的一个实施例的双控消息流程示意图；
[0026]图10为本发明实现方法的一个实施例的示意图。
【具体实施方式】
[0027]为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。附图中给出了本发明的较佳的实施例。但是，本发明可以通过许多不同的形式来实现，并不限于本说明书所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
[0028]需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本说明书所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
[0029]除非另有定义，本说明书所使用的所有的技术和科学术语与属于本发明的【技术领域】的技术人员通常理解的含义相同。本说明书中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是用于限制本发明。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0030]下面根据硬件设计架构，以IDT(Integrated Device Technology, Inc.,集成器件技术有限公司)芯片端口的配置为例，说明EEPROM(Electrically Erasable ProgrammableRead-Only Memory,电可擦可编程只读存储器)的配置过程；需要说明的是，除了 IDT芯片之外，本领域技术人员根据说明书及其相关说明，同样能够将本专利应用于其他相关芯片中，IDT芯片不应视为对本专利所要求保护的权利要求的限制；然后通过PCIE(PeripheralComponent Interconnect Express,快捷外设互联标准)TLP包的转换进行设置双控内存映射的过程；设计并实现的双控链接机制；设计并实现的双控消息机制。
[0031]需要说明的是，本发明的
【发明内容】
包含双控从配置到正常链接并互相发送消息的一套系统，其他方面的功能，例如对于双控的读写操作的具体流程和Active-Active (主动式双控)的具体实现，还有故障转移的Take-Over (接管)等，可参考现有技术在本发明的基础上具体实现；但是这些功能最基本的立足点是本发明所述系统及其实现方法，即在双控消息机制上进行具体实现的。
[0032]在磁盘阵列双控系统(简称“双控系统”)的具体实现步骤中，主要包括以下几个部分:双控互联端口的配置、双控内存映射、双控链接机制、以及双控消息机制。如图10所示，本发明实现方法的一个实施例是，一种磁盘阵列双控系统的实现方法，其包括以下步骤:S1，为两个控制器配置双控互联端口 ；S2，建立所述两个控制器的双控内存映射；S3，采用双控链接机制建立双控链接；S4，采用双控消息机制实现所述两个控制器的消息传递。
[0033]下面继续具体说明各步骤的实施例与具体内容。[0034]步骤S1，为两个控制器配置双控互联端口 ；优选的，所述实现方法中，步骤S1中，设置若干分区及其端口，每一分区通过其不同端口分别连接CPU与数据通道。例如，对于双控端口设置，在双控之间实现互联，需要通过将两个IDT芯片的端口通过背板进行互联起来，因此需要对IDT芯片上的端口进行设置，其中包括以下几个方面:
[0035](1)设置分区0，端口 0接CPU0，端口 8接FC (Fiber Chanel，光纤通道)卡划分到此组。
[0036](2)设置分区 1，端口 2 接 CPU1，端口 16 接 SAS (Serial Attached SCSI,串行SCSI)卡划分到此组。
[0037](3)设置分区2，端口 6接对端端口 6，组成双控。
[0038]其中由于端口 0接CPU,为上行NTB (non-transparent bridge,非透明桥)端口，配置成UP+NTB+DMA (Direct Memory Access,直接内存访问)端口，端口 6接对端端口，贝丨J配置成NTB端口。
[0039]步骤S2，建立所述两个控制器的双控内存映射；优选的，将对端内存映射到本端，用于读写对端内存。在步骤S1实现了为两个控制器配置双控互联端口之后，还需要将对端内存映射到本端来，从而可以访问到对端内存，对该对端内存可以读写。IDT的每个NTB端口包含6个Bar (Base Address Register,基地址寄存器)，BarO_Bar5,其中两两组合，可以组成64位的Bar使用，例如，CPU使用的是Cavium MPSI64位的CPU，则需要将其组合起来使用。
[0040]然后进行TLP (Transaction Layer Protocol,事务层协议，也称处理层协议)包转换，其分为两种方式，一种是直接地址转换(Direct Address Translation),另外一种是查找表地址转换(Lookup Table Address),如果是连续的地址，则选用直接地址转换，如果是不连续的地址，一般选用查找表的方式进行转换。
[0041]直接地址转换如图2所示，每个NTB端口有基地址(bar2:0xl8)和转换基地址(bar2: 0x498)两种基地址，如果使用直接地址转换，将待转换的事务地址，按基地址与偏移地址方式，与基地址寄存器所转换得到的基地址，结合转换成为转换后的地址。
[0042]直接地址转换可以将对端的内存地址直接映射到本端的PCIE地址上，这样，访问本地的PCIE地址即为访问对端的内存地址，但是直接地址转换必须是连续的地址，设置如下。
[0043]设置本地PortO端口使能，64位地址，传送TLP包到分区2上。设置portO的PCIE基地址为1:0000:0000,传送TLP包到基地址2:0000:0000上，则将TLP从PortO传送到对端的Port6.[0044]设置本地Port6端口使能，64位地址，传送TLP包到分区0上。设置port6的PCIE基地址为2:0000:0000，传送TLP包到基地址0:0000:0000上，即将TLP包通过Port6端口传送到内存上。
[0045]查找表地址转换如图3所示，可以将不连续或者不在一个IDT上的地址空间通过表的方式映射到本地地址上，从而实现访问一个或多个IDT芯片上的连续或者不连续的地址空间。
[0046]查找表地址转换可以分为两种，12条目和24条目的，转换大小设置相同的情况下，24条目能够访问到的不连续的空间更多，当然访问的单个内容大小更小，本例选用12条目的LUT表查询已经够用了。
[0047]两个端口都设置成12条目的LUT表查询。[11:12]0_直接，1-12条目，2-24条目，3-保留。
[0048]设置PortO端口使能，64位地址，传送TLP包到分区2上，大小4GB，基地址为1:0000:0000 ;设置Port6端口使能，64位地址，传送TLP包到分区O上，大小4GB，基地址为2:0000:0000。
[0049]在完成TLP转换的设置后，此时只是将地址从对端映射到本端来，在发送和接收包的时候还并不知道要从哪个端口传送到哪里，从哪个分区partition传送到哪个分区，所以还需要进行ID转换的NT mapping映射,才能完成最终的完全可见对端的内存空间，TLP的地址转换如图4所示。
[0050]然后建立NT mapping映射表，TLP包有请求的TLP和完成的TLP两种，不管是哪一种TLP，都需要进行ID转换，NT mapping映射表就是为了 ID转换而设计出来的。每一个IDT芯片包含一个全局的NT mapping映射表,此映射表包含64个条目，每一个分区partition包含8个条目，每一个条目包含了 ID转换需要转换的目的分区partition、目的设备的bus总线号，目的设备的dev设备号，目的设备的func功能号，从而识别到目的端口。
[0051]NT mapping映射表如图5所示，为了进行ID转换，需要填充NTmapping映射表。本地上行端口 portO在分区0，则NT mapping映射表的条目是0_8，需要填充的内容有CPU端口，IDT P2P桥端口，DMA端口，NTB端口，则填充前面4条条目。
[0052]由于是要把本地portO的PCIE地址与对端控制器的port6地址进行映射起来，则需要将CPU端口，IDT P2P桥端口，DMA端口，NTB端口这四个ID映射填充到对端的Port6端口上。对端Port6端口是分区2，对应NTmapping映射表的条目是16-23，所以分别填充16、17、18、19端口，与本端的0、1、2、3条目进行映射。
[0053]至此，对端控制器的内存就已经映射到本端的PCIE地址上了，对本端端口 O的PCIE地址进行读写，即可实现对对端内存空间的读写，当然，为了提高读写速度，使用DMA的方式进行读写数据即可。
[0054]步骤S3，采用双控链接机制建立双控链接。优选的，步骤S3包括以下步骤:分别判断两个控制器是否启动，均是则执行等待流程，将这两个控制器统一在链接点，作为所述磁盘阵列双控系统的两端控制器，然后执行链接流程；仅任一启动则作为单控启动状态处理。
[0055]其中，所述等待流程，包括当一端控制器到达链接点时，判断另一端控制器还未到达链接点，则在预设置时间段内等待另一端控制器到达链接点；其中，在所述预设置时间段内，另一端控制器未到达链接点，则作为超时处理；例如，一端控制器到达链接点后，如果另一端控制器还未到达链接点，则开始计时，经过10秒、30秒、I分钟或10分钟后，如果另一端控制器未到达链接点，则作为超时处理。
[0056]其中，所述单控启动状态处理,是在所述单控启动状态下,在已启动的控制器到达链接点之前，判断对端控制器是否启动，是则进入所述等待流程，重新获取通用输入输出硬件信息，组成所述磁盘阵列双控系统，然后进入双控流程；否则作为单控系统使用，并且在插入对端控制器后，执行链接流程。
[0057]优选的，所述链接流程包括以下步骤:
[0058]S31，第一控制器O发送其链接准备到第二控制器I的非透明桥端口的第一输出消息寄存器，发送链接检测次数到第二控制器1的非透明桥端口的第三输出寄存器；
[0059]S32，第二控制器1根端口的第一输入消息寄存器和第三输入寄存器，通过消息机制，读取第一控制器0的链接准备和链接检测次数的接收信息；
[0060]S33，在所述接收信息正确时，第二控制器1发送其链接准备到第一控制器0的非透明桥端口的第一输出消息寄存器，将所述链接检测次数减1后发送到第一控制器0的非透明桥端口的第三输出寄存器；
[0061]S34,第一控制器0根端口的第一输入消息寄存器和第三输入寄存器，通过消息机制，读取第二控制器1的链接准备和链接检测次数的接收信息；判断所述链接检测次数是否为0，否则返回执行步骤S31，是则执行步骤S35 ;S35，第一控制器0发送其链接确认到第二控制器1，第二控制器1接收到第一控制器0的链接确认后，发送第二控制器1的链接确认到第一控制器0，第一控制器0收到第二控制器1的链接确认后，结束所述链接流程。
[0062]例如，当两个控制器都插入后进行启动，通过硬件GP10(General Purpose I/O,通用输入输出硬件信息)，可以知道两个控制器已经插入，因此需要将两端控制器都统一在链接点。当一端到达链接点时，另外一端还在未到达链接点时，此时需要等待另外一端到达链接点，当两端控制器都到达链接点，则可以进行下一步链接操作；如果在等待过程中对端控制器拔出，则判断为单控启动；如果在等待过程中另外一个控制器一直未到达启动点，当到达规定的时间时，则会进行超时处理。
[0063]又如，当只有一个控制器进行启动时，通过硬件GP10，可以知道只有一个控制器在启动，则直接判断成单控启动。如果在未达到链接点之前插入对端控制器，则可以重新获取GP10信息从而成为双控，进入双控流程。如果到达链接点后还未插入对端控制器，则不会进入wait_for_interlink流程，即等待流程,但是在插入对端控制器后，会进行链接流程。
[0064]优选的，所述实现方法中，步骤S1中，分别定义第一控制器0和第二控制器1的各两种状态，包括状态准备和确认准备，合计共四种状态。在设计并实现的双控链接机制的模块中，本实施例分别定义了控制器0和控制器1的各两种状态，包括状态准备和确认准备，共四种状态，在开发实现过程中，考虑到双控链接过程中可能出现的问题，如在链接过程中有一个控制器被拔插或有一个控制器异常需要更换等情况，在这些情况下，本发明各相关实施例能够做出相应的处理，最终能正常的链接。步骤S3中，双控链接准备如图6所示，首先控制器0发送控制器0链接准备(CTRL_0_LINK_READY)到控制器1的NTB端口的messageoutmsgO寄存器,发送链接检测次数到控制器1的NTB端口的message outmsg2寄存器。通过message机制,控制器1上Root端口的message inmsgO和inmsg2会读取到控制器链接准备(CTRL_0_LINK_READY)和链接检测次数的信息。此时，如果接收信息正确，控制器1将会同样发送控制器1链接准备(CTRL_1_LINK_READY)和链接检测次数到控制器0的NTB端口，其中，对于链接检测次数，由于双控使用同一个检测次数，此时已经检测一次，则需要进行递减1 ;控制器0接收到数据成功后，则会再次发送，控制器1接收到数据后将检测次数递减1又发给控制器0。控制器0和控制器1相互之间如此反复的发送数据，最终完成链接检测过程。
[0065]在完成规定的链接检测次数后，此时双方控制器已经链接稳定，控制器0发送控制器0链接确认(CTRL_0_READY_ACK1到控制器1，控制器1接收到控制器0的链接确认(CTRL_0_READY_ACK)后发送控制器1链接确认(CTRL_1_READY_ACK)给控制器0，双方收到控制器确认后，就完成了链接过程。双控链接状态定义如下表1所示。
[0066]
【权利要求】
1.一种磁盘阵列双控系统的实现方法，其特征在于，包括以下步骤: SI，为两个控制器配置双控互联端口 ； S2，建立所述两个控制器的双控内存映射； S3，采用双控链接机制建立双控链接； S4，采用双控消息机制实现所述两个控制器的消息传递。
2.根据权利要求1所述实现方法，其特征在于，步骤SI中，分别定义第一控制器O和第二控制器I的各两种状态，包括状态准备和确认准备，合计共四种状态。
3.根据权利要求1所述实现方法，其特征在于，步骤SI中，设置若干分区及其端口，每一分区通过其不同端口分别连接CPU与数据通道。
4.根据权利要求1所述实现方法，其特征在于，步骤S2中，将对端内存映射到本端，用于读写对端内存。
5.根据权利要求1所述实现方法，其特征在于，步骤S4中，所述消息机制包括若干消息，每一消息分别包括功能和确认两种状态，用于实现所述磁盘阵列双控系统的数据读写。
6.根据权利要求5所述实现方法，其特征在于，所述消息机制包括发送命令描述块中断、命令描述块确认中断、发送数据中断、数据确认中断、发送交换中断、交换确认中断、发送小型交换中断、小型交换确认中断、发送写缓存推入中断、写缓存推入确认中断、获取缓冲区指针中断、获取消息缓冲区指针中断、缓冲区确认中断。
7.根据权利要求6所述实现方法，其特征在于，步骤S3之后，步骤S4之前，还执行以下步骤S40:两本端分别获取对端的缓冲区地址和消息缓冲区地址，用于使对端获取本地缓冲区内容。
8.根据权利要求7所述实现方法，其特征在于，步骤S40包括以下步骤: S401，任一本端准备本地的缓冲区地址，发送要求缓冲区中断信息给对端，并要求对端的缓冲区地址和消息缓冲区地址； S402，对端处理所述要求缓冲区中断信息，然后发送确认缓冲区中断信息给所述本端; S403，所述本端收到所述确认缓冲区中断信息，则确认本端和对端都完成对缓冲区的处理。
9.根据权利要求1至8任一所述实现方法，其特征在于，步骤S3包括以下步骤:分别判断两个控制器是否启动，均是则执行等待流程，将这两个控制器统一在链接点，作为所述磁盘阵列双控系统的两端控制器，然后执行链接流程；仅任一启动则作为单控启动状态处理； 所述等待流程，包括当一端控制器到达链接点时，判断另一端控制器还未到达链接点，则在预设置时间段内等待另一端控制器到达链接点；其中，在所述预设置时间段内，另一端控制器未到达链接点，则作为超时处理； 所述单控启动状态处理,是在所述单控启动状态下,在已启动的控制器到达链接点之前，判断对端控制器是否启动，是则进入所述等待流程，重新获取通用输入输出硬件信息，组成所述磁盘阵列双控系统，然后进入双控流程；否则作为单控系统使用，并且在插入对端控制器后，执行链接流程； 所述链接流程包括以下步骤:S31，第一控制器0发送其链接准备到第二控制器1的非透明桥端口的第一输出消息寄存器，发送链接检测次数到第二控制器1的非透明桥端口的第三输出寄存器；S32，第二控制器1根端口的第一输入消息寄存器和第三输入寄存器，通过消息机制，读取第一控制器0的链接准备和链接检测次数的接收信息；S33，在所述接收信息正确时，第二控制器1发送其链接准备到第一控制器0的非透明桥端口的第一输出消息寄存器，将所述链接检测次数减1后发送到第一控制器0的非透明桥端口的第三输出寄存器；S34,第一控制器0根端口的第一输入消息寄存器和第三输入寄存器,通过消息机制，读取第二控制器1的链接准备和链接检测次数的接收信息；判断所述链接检测次数是否为.0，否则返回执行步骤S31，是则执行步骤S35 ；S35，第一控制器0发送其链接确认到第二控制器1，第二控制器1接收到第一控制器0的链接确认后，发送第二 控制器1的链接确认到第一控制器0，第一控制器0收到第二控制器1的链接确认后，结束所述链接流程。
10.一种磁盘阵列双控系统，其特征在于，包括第一控制器0与第二控制器1 ;两个所述控制器分别设置双控互联端口；两个所述控制器之间设置双控内存映射；两个所述控制器之间采用双控链接机制建立双控链接；两个所述控制器之间采用双控消息机制实现消息传递。
【文档编号】G06F3/06GK103645864SQ201310733225
【公开日】2014年3月19日 申请日期:2013年12月26日 优先权日:2013年12月26日
【发明者】王文斌 申请人:深圳市迪菲特科技股份有限公司