抗芯片克隆的分数阶电路基因防伪检测器的制造方法
【专利摘要】本发明提出的抗芯片克隆的分数阶电路基因防伪检测器采用分抗和分数阶最速下降法以模拟电路形式实现。该防伪检测器的每一分数阶单元电路均由运算放大器、分抗和电阻构成，其电路参数可互不相同。该防伪检测器的每一分数阶单元电路的输出端均通过相应的反馈电阻链接到另一分数阶单元电路的输入端，各反馈电阻值可互不同。该防伪检测器的吸引子值与其分数阶单元电路的分数阶阶次本质相关，其吸引子值总会伴随其分抗的电阻值和电容值的改变而改变。人类在未来较长时间内都不可能制造出具有绝对相同吸引子值的两个该防伪检测器。该防伪检测器特别适用于构造抗芯片克隆的高性能防伪芯片的应用场合。本发明属于应用数学和电路系统交叉学科的【技术领域】。
【专利说明】抗芯片克隆的分数阶电路基因防伪检测器
【技术领域】
[0001]本发明提出的抗芯片克隆的分数阶电路基因防伪检测器采用分抗和分数阶最速下降法以模拟电路形式实现。本发明涉及的分数阶微积分的阶次Vl、Vi和Vs不是传统的整数阶，而是非整数阶，工程应用中一般取分数或有理小数。Vp Vi和Vs可以相等，亦可不相等。其中，l<i<S，i和S为正整数。见图3，该防伪检测器的第i个分数阶单元电路由运算放大器APi20、分抗FiIl和电阻RiH构成。每一分数阶单元电路均具有相同的电路结构，但其电路参数可互不相同。该防伪检测器的第S个分数阶单元电路的输出端通过反馈电阻RiS5链接到第i个分数阶单元电路的输入端。每一分数阶单元电路的输出端均以相同的方式通过相应的反馈电阻链接到另一分数阶单元电路的输入端，各反馈电阻值可互不同。该防伪检测器的吸引子值与其分数阶单元电路的分数阶阶次Vi本质相关，其吸引子值总会伴随其分抗FiIl的电阻值和电容值的改变而改变。实际上，根据现有的电子元器件生产工艺水平，人类在未来较长时间内都不可能制造出其值绝对相同的两个电阻或电容。然而，这却是不幸中的万幸。人类经过努力有可能解决某种数学难题，但是人类却始终不可能改变自然物理规律。任意两个本发明的抗芯片克隆的分数阶电路基因防伪检测器中对应电阻值或电容值的微弱差异，就是人类在其生产过程中自然地、随机地、不可避免地产生的分数阶电路基因。人类在未来较长时间内都不可能制造出具有绝对相同吸引子值的两个该防伪检测器。该防伪检测器特别适用于构造抗芯片克隆的高性能防伪芯片的应用场合。本发明属于应用数学和数字电路交叉学科的【技术领域】。
【背景技术】
[0002]目前，知识产权的保护在世界范围内，特别是在中国，处于多事之秋。课税或法律的惩罚仅仅能给不严密的体系弥补漏洞。缺陷不仅存在于我们社会对知识产权的认识理念之中，而且存在于防伪技术之中。在大多数情况下，身份证明和资格认定是防伪的重要方法。虽然加密技术和数字水印技术日臻成熟，但是目前却没有一种有效方法可以用以鉴定电子拷贝这种盗版形式。加密技术和数字水印技术的最大弱点是无法抗电子拷贝。因此，加密技术在本质上最适用于保密通信，数字水印技术在本质上最适用于信息隐藏，而非擅长于身份认证。关于防伪的抗芯片克隆技术是目前研究甚少的新兴学科分支。这对于传统防伪技术是一种挑战。因此，这就迫切要求我们提出一种高级别的抗芯片克隆技术。
[0003]近三百年以降，分数阶微积分业已成为数学分析的一个重要分支。分数阶微积分是一门和整数阶微积分同样古老的学科，直至近期它的相关应用一直专注于数学领域。目前，分数阶微积分对数学家和物理学家们而言它是一个新的研究方向。事实上，大多数数理函数都是可微积的。分数阶微积分拓展和统一了差分商和黎曼和。众所周知，物理过程中的随机变量可以被视为粒子随机运动的位移。于是，分数阶微积分能够被应用于分析和处理许多特定的物理问题以及生物医学工程。我们所取得的满意实验效果和相关理念论证了这些分数阶数学运算方法可以胜任解决物理学和生物工程问题吸引人的和实用的工具。各种函数的分数阶微积分具有一个显著的特征:大多数函数的分数阶微积分等于幂级数，或等于特定函数和幂函数的乘积或叠加。上述可贵的特征是否暗示着自然界的某种实质性变化规律呢？科学研究表明，分数阶或分数维的方法是目前对许多自然现象进行描述的最佳方法。目前，分数阶微积分已经被应用于诸如扩散过程、粘弹性理论、分形动力学和分数阶控制等许多研究领域。然而不幸的是，它的主要应用仍然集中于对物理变化的瞬态描述，很少涉猎系统的演化过程。
[0004]如何将分数阶微积分应用于现代信号分析与处理之中，特别是关于防伪的抗芯片克隆技术之中，目前在国际上都是一个研究甚少的新兴学科分支。信号的分数阶微积分特性与其整数阶微积分特性有显著差别。常数的分数阶微分不等于零，而常数的整数阶微分恒等于零。因此，分数阶微分可以用于非线性增强图像的复杂纹理细节特征。图像的分数阶微分具有特殊的马赫效应和拮抗特性，以致拥有一种分数阶仿生视觉感受野模型。分数阶微分不仅能非线性保持平滑图像区域的低频轮廓信息，还能同时分数阶多尺度增强图像灰度值变化频繁和显著的高频边缘和纹理细节。基于上述分数阶微积分特征，并从系统演化的观点出发，分数阶偏微分方程(Fractional Partial Differential Equation,简写为FPDE)被应用于纹理图像去噪之中。在去噪同时，基于FPDE的纹理图像去噪算法对高频边缘和复杂纹理细节信息的保持能力明显优于基于整数阶运算的传统算法，特别是对于富含纹理细节的纹理图像而言。其它早期研究表明，在分数阶自适应信号处理和分数阶自适应控制之中，分数阶极值点和传统的整数阶极值点，一阶驻点，具有显著的不同。为了搜索能量泛函的分数阶极值点，我们将整数阶最速下降法推广到分数阶，提出了分数阶最速下降法。基于上述前期研究，本发明引入一种新颖的数学方法:分数阶微积分用以实现本发明的抗芯片克隆的分数阶电路基因防伪检测器。 [0005]相关研究表明，最闻级别的抗芯片克隆技术必须同时满足如下4项抗芯片克隆的魔鬼技术指标--第I，所有相关基本原理及数学算法完全公开；第2，所有相关电路结构及参数完全公开；第3，所有相关电路的生产加工工艺及所用原材料完全公开；第4，同时还能够做到就连发明人和芯片生产厂商自己都绝不可能生产出两张绝对相同的芯片电路。相关文献查新表明，本发明的抗芯片克隆的分数阶电路基因防伪检测器是目前世界上唯一能真正同时满足上述4项抗芯片克隆的魔鬼技术指标的最高级别的抗芯片克隆技术。该防伪检测器特别适用于构造抗芯片克隆的高性能防伪芯片的应用场合。本发明的抗芯片克隆的分数阶电路基因防伪检测器具有极高的理论原创性和极广泛的市场应用前景。
【发明内容】
[0006]本发明提出的抗芯片克隆的分数阶电路基因防伪检测器采用分抗和分数阶最速下降法以模拟电路形式实现。本发明涉及的分数阶微积分的阶次Vl、Vi和Vs不是传统的整数阶，而是非整数阶，工程应用中一般取分数或有理小数。Vp Vi和Vs可以相等，亦可不相等。其中，l<i<S，i和S为正整数。见图3，该防伪检测器的第i个分数阶单元电路由运算放大器APi20、分抗FiIl和电阻RiH构成。每一分数阶单元电路均具有相同的电路结构，但其电路参数可互不相同。该防伪检测器的第S个分数阶单元电路的输出端通过反馈电阻RiS5链接到第i个分数阶单元电路的输入端。每一分数阶单元电路的输出端均以相同的方式通过相应的反馈电阻链接到另一分数阶单元电路的输入端，各反馈电阻值可互不同。该防伪检测器的吸引子值与其分数阶单元电路的分数阶阶次Vi本质相关，其吸引子值总会伴随其分抗FiIl的电阻值和电容值的改变而改变。人类在未来较长时间内都不可能制造出具有绝对相同吸引子值的两个该防伪检测器。本发明的抗芯片克隆的分数阶电路基因防伪检测器具有极闻的抗芯片克隆性能。相关研究表明，最闻级别的抗芯片克隆技术必须同时满足如下4项抗芯片克隆的魔鬼技术指标:第I，所有相关基本原理及数学算法完全公开；第2，所有相关电路结构及参数完全公开；第3，所有相关电路的生产加工工艺及所用原材料完全公开；第4，同时还能够做到就连发明人和芯片生产厂商自己都绝不可能生产出两张绝对相同的芯片电路。相关文献查新表明，本发明的抗芯片克隆的分数阶电路基因防伪检测器是目前世界上唯一能真正同时满足上述4项抗芯片克隆的魔鬼技术指标的最高级别的抗芯片克隆技术。该防伪检测器特别适用于构造抗芯片克隆的高性能防伪芯片的应用场合。本发明的抗芯片克隆的分数阶电路基因防伪检测器具有极高的理论原创性和极广泛的市场应用前景。
[0007]为了清楚说明本发明的抗芯片克隆的分数阶电路基因防伪检测器的电路构成，有必要先对该防伪检测器的基本原理及其数学算法推导进行如下简要说明:
[0008]近三百年以降，分数阶微积分已经成为数学分析的一个重要分支。然而，分数阶微积分对世界上绝大多数数学家、物理学家和工程技术学者而言都还鲜为人知。如何将分数阶微积分应用于现代信号分析与处理之中，特别是抗芯片克隆之中，是一个目前在世界范围内都研究甚少的新兴学科分支。本发明的前期研究表明，分数阶微积分具有的长时记忆与非定域性。因此，一种很自然的想法是:如何运用分数阶微积分来实现抗芯片克隆的分数阶电路基因防伪检测器。本发明以模拟电路形式实现分抗，并应用分抗和分数阶最速下降法实现抗芯片克隆的分数阶电路基因防伪检测器，构建其Lyapunov函数,进一步分析其吸引子。本发明应用分数阶微积分来实现抗芯片克隆的分数阶电路基因防伪检测器，主要是因为其具有的长时记忆性和非局域性。本发明的主要研究贡献在于:用模拟电路的形式和分数阶最速下降法提出了抗芯片克隆的分数阶电路基因防伪检测器，构造了其Lyapunov函数，证明了其Lyapunov稳定性，分析了其吸引子，并同时发现了抗芯片克隆的分数阶电路基因防伪检测器在关于防伪的抗芯片克隆中的显著优势。本发明的抗芯片克隆的分数阶电路基因防伪检测器的分数阶阶次取值的任意性，为其刻画诸如幂律长时记忆性和幂律非局域性这样的特殊动力学行为提供了额外的自由度。本发明的抗芯片克隆的分数阶电路基因防伪检测器的一个显著优势是它的吸引子与其分数阶单元电路的分数阶阶次本质相关，其吸引子值总会伴随其分抗的电阻值和电容值的改变而改变。实际上，根据现有的电子元器件生产工艺水平，人类在未来较长时间内都不可能制造出其值绝对相同的两个电阻或电容。然而，这却是不幸中的万幸。人类经过努力有可能解决某种数学难题，但是人类却始终不可能改变自然物理规律。任意两个本发明的抗芯片克隆的分数阶电路基因防伪检测器中对应电阻值或电容值的微弱差异，就是人类在其生产过程中自然地、随机地、不可避免地产生的分数阶电路基因。人类在未来较长时间内都不可能制造出具有绝对相同吸引子值的两个该防伪检测器。该防伪检测器特别适用于构造抗芯片克隆的高性能防伪芯片的应用场
入
口 ο
[0009]众所周知，分形数学理论产生了测度观的转变，分形几何否定了牛顿-莱布尼兹导数的存在性。以Hausdorff?测度为基础的分形理论，虽然历经了 90余年的研究至今仍然还是一种很不完善的数学理论。Hausdorff测度下的微积分数学理论的构造至今尚未能完成。目前发展比较成熟的是在欧氏测度下定义的分数阶微积分，它在数学上要求必须使用欧氏测度。在欧氏测度下，分数阶微积分最常用的是Grilmwald-Letnikov定义、Riemann-Liouville 和 Caputo 定义三种。Griimwald-Letnikov 定义信号 s(x)的 v 阶微
【权利要求】
1.抗芯片克隆的分数阶电路基因防伪检测器，其特征在于:该抗芯片克隆的分数阶电路基因防伪检测器采用分抗和分数阶最速下降法以模拟电路形式实现；该抗芯片克隆的分数阶电路基因防伪检测器的第i个分数阶单元电路由运算放大器Api (20)、分抗Fi (11)和电阻Ri(H)构成；每一分数阶单元电路均具有相同的电路结构，但其电路参数可互不相同；该抗芯片克隆的分数阶电路基因防伪检测器的第S个分数阶单元电路的输出端通过反馈电阻Ris(5)链接到第i个分数阶单元电路的输入端；每一分数阶单元电路的输出端均以相同的方式通过相应的反馈电阻链接到另一分数阶单元电路的输入端，各反馈电阻值可互不同；该抗芯片克隆的分数阶电路基因防伪检测器的吸引子值与其分数阶单元电路的分数阶阶次Vi本质相关，其吸引子值总会伴随其分抗Fi (11)的电阻值和电容值的改变而改变；其中，分数阶微积分的阶次Vl、Vi和vs不是传统的整数阶，而是非整数阶，工程应用中一般取分数或有理小数；Vl、Vi和vs可以相等，亦可不相等；其中，I < i < S，i和S为正整数。
2.根据权利要求1所述的抗芯片克隆的分数阶电路基因防伪检测器，其特征在于:该抗芯片克隆的分数阶电路基因防伪检测器的第I个分数阶单元电路的输入端(I)，完成第I个分数阶单元电路的电流或电压输入；其第i个分数阶单元电路的输入端(2)，完成第i个分数阶单元电路的电流或电压输入；其第S个分数阶单元电路的输入端(3)，完成第S个分数阶单元电路的电流或电压输入；其第S个分数阶单元电路的输出端通过反馈电阻Ris(4)链接到第I个分数阶单元电路的输入端；其第S个分数阶单元电路的输出端通过反馈电阻Ris (5)链接到第i个分数阶单元电路的输入端；其第i个分数阶单元电路的输出端通过反馈电阻Rli (6)链接到第I个分数阶单元电路的输入端；其第i个分数阶单元电路的输出端通过反馈电阻Rsi (7)链接到第S个分数阶单元电路的输入端；其第I个分数阶单元电路的输出端通过反馈电阻Ril⑶链接到第i个分数阶单元电路的输入端；其第I个分数阶单元电路的输出端通过反馈电阻Rsi (9)链接到第S个分数阶单元电路的输入端；该抗芯片克隆的分数阶电路基因防伪检测器的第I个分数阶单元电路的分抗F1(IO)，完成V1阶分数阶微分；其输入电流恒与输 入电压的V1阶微分成正比；其第i个分数阶单元电路的分抗Fi(Il),完成Vi阶分数阶微分；其输入电流恒与输入电压的Vi阶微分成正比；其第S个分数阶单元电路的分抗Fs(12)，完成vs阶分数阶微分；其输入电流恒与输入电压的vs阶微分成正比；该抗芯片克隆的分数阶电路基因防伪检测器的第I个分数阶单元电路的接地点(13)，将第I个分数阶单元电路接地；其第i个分数阶单元电路的接地点(14)，将第i个分数阶单元电路接地；其第S个分数阶单元电路的接地点(15)，将第S个分数阶单元电路接地；该抗芯片克隆的分数阶电路基因防伪检测器的第I个分数阶单元电路的电阻R1(Ie),完成对第I个分数阶单元电路的分抗F1 (10)进行电流分流；其中，第I个分数阶单元电路的电阻R1(Ie)可以为零，亦可不为零；其第i个分数阶单元电路的电阻Ri (17)，完成对第i个分数阶单元电路的分抗Fi(Il)进行电流分流；其中，第i个分数阶单元电路的电阻Ri(H)可以为零，亦可不为零；其第S个分数阶单元电路的电阻Rs(IS)，完成对第S个分数阶单元电路的分抗Fs(12)进行电流分流；其中，第S个分数阶单元电路的电阻Rs(IS)可以为零，亦可不为零；该抗芯片克隆的分数阶电路基因防伪检测器的第I个分数阶单元电路的运算放大器Ap1(IQ)对其正向或负向输入端(A)的电压进行非线性放大；其第i个分数阶单元电路的运算放大器Api (20)对其正向或负向输入端(B)的电压进行非线性放大；其第S个分数阶单元电路的运算放大器Aps(21)对其正向或负向输入端(C)的电压进行非线性放大；该抗芯片克隆的分数阶电路基因防伪检测器的第I个分数阶单元电路的输出端(22)，完成第I个分数阶单元电路的电流或电压输出；其第i个分数阶单元电路的输出端(23)，完成第i个分数阶单元电路的电流或电压输出；其第S个分数阶单元电路的输出端(24)，完成第S个分数阶单元电路的电流或电压输出。
3.根据权利要求1所述的抗芯片克隆的分数阶电路基因防伪检测器，其特征在于:其中反馈电阻Ris (4)、反馈电阻Ris (5)、反馈电阻Rli (6)、反馈电阻Rsi (7)、反馈电阻Ril (8)和反馈电阻RS1(9)是功能相同的反馈电阻，但其参数可互不相同；分抗匕(10)、分抗Fi(Il)和分抗Fs(12)是功能相同的分抗，但其阶次^、^和vs可互不相同;电阻R1 (16)、电阻Ri (17)和电阻Rs(IS)是功能相同的电阻，但其参数可互不相同；运算放大器Ap1 (19)、运算放大器Api (20)和运算放大器Aps (21)是功能相同的运算放大器，但其参数可互不相同。
4.根据权利要求1所述的抗芯片克隆的分数阶电路基因防伪检测器，其特征在于:该抗芯片克隆的分数阶电路基因防伪检测器的第i个分数阶单元电路由一个运算放大器Api (20)和与之相关的分抗Fi(Il)及电阻Ri(H)构成；每一分数阶单元电路均具有相同的电路结构，但其电路参数可以互不相同；其中，第i个分数阶单元电路的电阻Ri(H)可以为零，亦可不为零。
5.根据权利要求1所述的抗芯片克隆的分数阶电路基因防伪检测器，其特征在于:该抗芯片克隆的分数阶电路基因防伪检测器的第i个分数阶单元电路通过其反馈端(25)将其输出端(23)输出的电流或电压反馈给其它分数阶单元电路的输入端，特殊情况下也可以反馈给第i个分数阶单元电路的输入端；每一分数阶单元电路均以同样的方式将其输出端输出的电流或电压反馈给其它分数阶单元电路的输入端，特殊情况下也反馈给自身分数阶单元电路的输入端；从而构成具有分数阶多层动态反馈结构的该抗芯片克隆的分数阶电路基因防伪检测器。
【文档编号】G06F21/78GK103984905SQ201410247717
【公开日】2014年8月13日 申请日期:2014年6月6日 优先权日:2014年6月6日
【发明者】蒲亦非 申请人:蒲亦非