基于环形总线的多核片上通信网络实现方法
【专利摘要】一种基于环形总线的多核片上通信网络实现方法，片上通信网络采用基于多个同构节点的双通道环形总线，传输任务以包的形式存在。所述环形总线的每个节点分上、下、左、右四个方向，每个方向提供2个通道的接口，其中左、右两个方向接口用来做总线通道，上、下两个方向接口用来做各功能模块与总线间的互连接口。本发明的优点在于：通过本发明的同构节点的设计，使环形总线结构的可扩展性与可实现性增强，可以有效地减少片上大量模块互连带来的挑战。每个节点内部提供两个方向各一个通道，节点根据两个方案的拥堵情况选择将要转发的包的发送方向，这样将减少总线延迟并增大带宽。
【专利说明】基于环形总线的多核片上通信网络实现方法
【技术领域】
[0001]本发明涉及一种应用于数字信号处理器的片上通信网络实现方法，属数字信号处理器【技术领域】。
【背景技术】
[0002]目前，数字信号处理器中的通信网络是存在于数字信号处理芯片中数字信号处理器内核之间以及与芯片内部其它模块之间的数据传送通道，其作用主要在于:
[0003]1.为各单元之间的数据通信提供物理通道，保证各模块之间可以进行正确的数据访问，并且满足相应的带宽需求，从而提高整个处理器芯片的运行效率；
[0004]2.定义一套完成数据通信网络接口协议，通过该协议把通信模块之间的接口标准化，从而有利于通信网络中各模块的接口设计与集成。
[0005]目前市场上大量采用的高端通用数字信号处理器主要有AD公司的TS20X系列和TI公司TMS320C64系列。这些通用数字信号处理器芯片都采用了基于主-从总线结构的通信网络，在主-从总线结构中，所有的模块被分为两类，一类是主模块，一类是从模块，主从模块之间的数据访问都是通过直接的地址线来进行的，这样的结构简化了数据通信协议，但也带来了通信结构中连线过多造成的利用效率不高、功耗较大、布局布线过于复杂等问题。
【发明内容】
[0006]本发明的所要解决的技术问题在于提供一种基于环形总线的多核片上通信网络实现方法，针对多核片上通信网络，引入基于同构节点的环形总线，以期最大限度的提高通信网络连线的利用效率，并减小设计的复杂性。
[0007]本发明采用以下技术方案解决上述技术问题的:一种基于环形总线的多核片上通信网络实现方法，其特征在于，片上通信网络采用基于多个同构节点的双通道环形总线，传输任务以包的形式存在。
[0008]优化的，所述环形总线的每个节点分上、下、左、右四个方向，每个方向提供2个通道的接口，其中左、右两个方向接口用来做总线通道，上、下两个方向接口用来做各功能模块与总线间的互连接口。
[0009]优化的，所述接口除了数据线之外，还有一些额外的控制线，用于握手及包起始/终止控制。
[0010]优化的，每个接口的数据宽度都是256bit。
[0011]优化的，所述环形总线包括4个节点，4个节点的上方挂的是数字信号处理内核模块，共4个DSP内核模块，每个DSP内核模块中放置多个DSP内核，这些DSP内核复用两个与节点连接的接口，每个节点的下方连接的是除内核外的其它所有模块。
[0012]优化的，所述包支持指令访问和直接存储器访问两种方式。
[0013]优化的，每个节点都具有对接收包的解析功能，从而区分包的类型及路由信息，并做出相应的动作。
[0014]优化的，每个节点具有网络拥堵分析功能，能根据通信网络拥堵情况选择合适的通道进行包的转发。
[0015]优化的，一个节点收到不同单元发出的包时，需要对这些包进行仲裁，以决定目的地相同的多个包中哪一个会首先被发送出该节点。
[0016]具体的，在环形总线中传递的指令访存类型的包的结构定义如下:
[0017]包在环形总线接口处第I时钟节拍传送的是包的类型、源位置、目标位置、地址使能、以及其它控制信息，如果是对其它模块主动的写请求操作，在第2时钟节拍传送的是指令访存的8个写地址，第3时钟节拍传送指令访存的8个数据，如果是对其它模块主动的读请求操作，在第2时钟节拍传送的是指令访存的8个读地址，如果是对其它模块读请求操作的响应，在第2时钟节拍传送的是读回的8个数据，指令访存一次最多访问8个地址，如果访问小于8个地址，则需要用地址使能信号来控制，支持8个地址处于地址信息的任意位置，指令访存的数据与地址位置一致，即，8个地址中每个地址对应的数据处于8个数据的同一位置；
[0018]在环形总线中传递的DMA类型的包的结构定义如下:
[0019]包在环形总线接口处第I时钟节拍传送的是包的类型、源位置、目标位置、其它控制信息、以及DMA访问的目标写地址及长度，如果是对其它模块主动的写请求操作，在第2时钟节拍直到DMA结束传送的是DMA传送的写数据，如果是对其它模块读请求操作的响应，在第2时钟节拍直到DMA结束传送的是读回的DMA数据。
[0020]本发明的优点在于:
[0021]1、通过本发明的同构节点的设计，使环形总线结构的可扩展性与可实现性增强，可以有效地减少片上大量模块互连带来的挑战。每个节点内部提供两个方向各一个通道，节点根据两个方案的拥堵情况选择将要转发的包的发送方向，这样将减少总线延迟并增大带宽。。
[0022]2、本发明定义了通信网络协议，支持指令访存和DMA两种传送类型，既满足少量数据访问的功能需求，又满足大量数据访问的效率需求。
【专利附图】
【附图说明】
[0023]图1是本发明基于环形总线的多核片上通信网络实现方法使用的结构框图；
[0024]图2是指令访存方式访问包的结构示意图；
[0025]图3是DMA方式访问包的结构示意图。
【具体实施方式】
[0026]以下结合附图对本发明进行详细的描述。
[0027]如图1所示，本环形总线包括4个节点，每个节点分上、下、左、右四个方向，每个方向提供2个通道的接口，其中左、右两个方向接口用来做总线通道，上、下两个方向接口用来做各功能模块与总线间的互连接口，每个接口的数据宽度都是256bit，接口除了数据线之外，还有一些额外的控制线，用于握手及包起始/终止控制。
[0028]该环形总线中，4个节点的上方挂的是数字信号处理(DSP)内核模块，共4个DSP内核模块，每个DSP内核模块中可以放置多个DSP内核，这些DSP内核复用两个与节点连接的接口。每个节点的下方连接的是除内核外的其它所有模块，比如DDR控制器、Rapid1控制器、PCIE控制器、Ethernet控制器、UART、GP10等，这些模块组成一个一个簇，挂在相应的节点上。
[0029]如图2所示，是在环形总线中传递的指令访存类型的包的结构定义，包在环形总线接口处第I时钟节拍传送的是包的类型、源位置、目标位置、地址使能、以及其它控制信息。如果是对其它模块主动的写请求操作，在第2时钟节拍传送的是指令访存的8个写地址，第3时钟节拍传送指令访存的8个数据。如果是对其它模块主动的读请求操作，在第2时钟节拍传送的是指令访存的8个读地址。如果是对其它模块读请求操作的响应，在第2时钟节拍传送的是读回的8个数据。
[0030]指令访存一次最多访问8个地址，如果访问小于8个地址，则需要用地址使能信号(Addr EN字段)来控制，支持8个地址处于地址信息的任意位置。指令访存的数据与地址位置一致，即，8个地址中每个地址对应的数据处于8个数据的同一位置。
[0031]如图3所示，在环形总线中传递的DMA(直接存储器存取)类型的包的结构定义，包在环形总线接口处第I时钟节拍传送的是包的类型、源位置、目标位置、其它控制信息、以及DMA访问的目标写地址及长度。如果是对其它模块主动的写请求操作，在第2时钟节拍直到DMA结束传送的是DMA传送的写数据。如果是对其它模块读请求操作的响应，在第2时钟节拍直到DMA结束传送的是读回的DMA数据。
[0032]每个节点内部都有仲裁功能，仲裁采用固定的优先级，指令访存响应优先级最高，其次是指令访存请求、DMA响应、DMA请求，并且指令访存访问可以打断DMA访问。这样，对指令访存这种短包，就不会因为DMA访问包过长的占用总线而造成过大的延迟，平衡了带宽与延迟之间的矛盾。
[0033]上述采用4节点环形总线设计，任意两个节点之间的距离最大为3。一个节点收到来自该节点上的所挂模块的数据访问包后，如果目标模块不位于该节点上，就会根据目标节点的距离及通道的拥堵情况选择两个通道中的某一个进行转发，如果目标模块位于该节点上，则会直接发送给该目标模块，这样就会最短的访问延迟。一个节点收到来自其它节点的数据访问包后，如果目标模块不位于该节点上，就会按照包原来的方向进行转发，如果目标模块位于该节点上，则会直接发送给该目标模块。
[0034]以上所述仅为本发明创造的较佳实施例而已，并不用以限制本发明创造，凡在本发明创造的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明创造的保护范围之内。
【权利要求】
1.一种基于环形总线的多核片上通信网络实现方法，其特征在于:片上通信网络采用基于多个同构节点的双通道环形总线，传输任务以包的形式存在。
2.如权利要求1所述的基于环形总线的多核片上通信网络实现方法，其特征在于:所述环形总线的每个节点分上、下、左、右四个方向，每个方向提供2个通道的接口，其中左、右两个方向接口用来做总线通道，上、下两个方向接口用来做各功能模块与总线间的互连接口。
3.如权利要求2所述的基于环形总线的多核片上通信网络实现方法，其特征在于:所述接口除了数据线之外，还有一些额外的控制线，用于握手及包起始/终止控制。
4.如权利要求2所述的基于环形总线的多核片上通信网络实现方法，其特征在于:每个接口的数据宽度都是256bit。
5.如权利要求2所述的基于环形总线的多核片上通信网络实现方法，其特征在于:所述环形总线包括4个节点，4个节点的上方挂的是数字信号处理内核模块，共4个DSP内核模块，每个DSP内核模块中放置多个DSP内核，这些DSP内核复用两个与节点连接的接口，每个节点的下方连接的是除内核外的其它所有模块。
6.如权利要求1所述的基于环形总线的多核片上通信网络实现方法，其特征在于:所述包支持指令访问和直接存储器访问两种方式。
7.如权利要求6所述的基于环形总线的多核片上通信网络实现方法，其特征在于:每个节点都具有对接收包的解析功能，从而区分包的类型及路由信息，并做出相应的动作。
8.如权利要求6所述的基于环形总线的多核片上通信网络实现方法，其特征在于:每个节点具有网络拥堵分析功能，能根据通信网络拥堵情况选择合适的通道进行包的转发。
9.如权利要求6所述的基于环形总线的多核片上通信网络实现方法，其特征在于:一个节点收到不同单元发出的包时，需要对这些包进行仲裁，以决定目的地相同的多个包中哪一个会首先被发送出该节点。
10.如权利要求6所述的基于环形总线的多核片上通信网络实现方法，其特征在于: 在环形总线中传递的指令访存类型的包的结构定义如下: 包在环形总线接口处第1时钟节拍传送的是包的类型、源位置、目标位置、地址使能、以及其它控制信息，如果是对其它模块主动的写请求操作，在第2时钟节拍传送的是指令访存的8个写地址，第3时钟节拍传送指令访存的8个数据，如果是对其它模块主动的读请求操作，在第2时钟节拍传送的是指令访存的8个读地址，如果是对其它模块读请求操作的响应，在第2时钟节拍传送的是读回的8个数据，指令访存一次最多访问8个地址，如果访问小于8个地址，则需要用地址使能信号来控制，支持8个地址处于地址信息的任意位置，指令访存的数据与地址位置一致，即，8个地址中每个地址对应的数据处于8个数据的同一位置； 在环形总线中传递的DMA类型的包的结构定义如下: 包在环形总线接口处第1时钟节拍传送的是包的类型、源位置、目标位置、其它控制信息、以及DMA访问的目标写地址及长度，如果是对其它模块主动的写请求操作，在第2时钟节拍直到DMA结束传送的是DMA传送的写数据，如果是对其它模块读请求操作的响应，在第2时钟节拍直到DMA结束传送的是读回的DMA数据。
【文档编号】G06F13/38GK104461979SQ201410614607
【公开日】2015年3月25日 申请日期:2014年11月4日 优先权日:2014年11月4日
【发明者】韩琼磊, 陆俊峰, 刘小明, 王强, 刘谷, 胡孔阳 申请人:中国电子科技集团公司第三十八研究所