基于处理器的混合环形总线互连件的制作方法
【技术领域】
[0001]本发明的技术大体涉及用于以通信方式介接基于处理器的系统中的不同电子系统的总线互连件。
【背景技术】
[0002]例如移动电话、个人数字助理(PDA)等便携式电子装置可使用专用集成电路(ASIC)设计来制造。实现较高水平的硅集成过程中的发展已允许产生复杂ASIC和现场可编程门阵列(FPGA)设计。这些ASIC和FPGA可在单芯片中提供以提供芯片上系统(SOC)。SOC在单一半导体芯片上提供多个起作用的子系统，例如处理器、倍增器、高速缓冲存储器，和/或其它电子组件。SOC尤其可用于便携式电子装置中，因为其多个子系统的集成可在单一芯片内提供多个特征和应用。此外，SOC可通过使用单一芯片提供原本可能一直使用多个芯片提供的较小便携式电子装置。
[0003]为以通信方式将芯片上提供的电路内的多个不同组件或子系统介接，可提供互连通信总线，也称为总线互连件。使用包含计时电路的电路提供总线互连件，所述电路可包含(作为实例)寄存器、队列，和/或其它电路来管理各种子系统之间的通信。总线互连件促进通信请求的起始者与通信请求的目标之间的点到点连接。总线互连件中的电路可以从主时钟信号产生的一或多个时钟信号计时，所述主时钟信号在所要总线时钟频率下操作以提供所要处理量。
[0004]对于需要减小的功率消耗的应用，总线时钟频率可根据功率消耗的众所周知等式(=fCV2)而降低，其中‘f’是频率，‘C’是电容，且‘V’是电压。然而，降低总线时钟频率还降低总线互连件的性能。相反，降低总线时钟频率可增加总线等待时间超出对于耦合到总线互连件的子系统的等待时间要求或条件，在此情况下子系统的性能可能降级或完全失效。代替于引起子系统的性能降级或失效，可将总线时钟频率设定为较高频率以减少等待时间并提供性能界限。然而，对于总线互连件提供较高总线时钟频率消耗较多功率。
[0005]就此而言，可在总线互连件中提供环形总线架构以实现高总线时钟频率下的高速点到点通信和较低功率消耗。图1说明可用于提供总线互连件的示范性环形总线10。环形总线10归因于其使用与纵横互连件相比位于环形总线节点12(0)-12(15)内的较简单开关而允许较高总线时钟频率。举例来说，图1中说明的环形总线节点12可包括多路复用器(MUX)和锁存器(例如，D触发器)。实施在总线互连件中的环形总线架构还可缩放以用于基于芯片多处理器(CMP)的设计。
[0006]继续参看图1，用于到环形总线10中的通信的进入点由发射环形接口单元(TxRIU) 14(O)-14(2)提供。用于离开环形总线10的通信的退出点由接收环形接口单元(RxRIU) 16 (O)-16 (I)提供。总线交易消息18 (例如，18(0)-18(15))在时钟20的每一循环上在环形总线10附近推进。在图1中，提供十六个环形总线节点12。因此，多达十六个总线交易消息18可在任何给定时间在环形总线10上传送。然而，随着环形总线节点12的数目增加，点到点通信的等待时间也可增加。为在此实例中减少等待时间，三个环形总线节点12附接有Tx RIU 14(0)-14(2)且两个环形总线节点12附接有两个Rx RIU 16(0)-16(1)以提供环形总线10中的多个进入点和退出点。即使如此，环形总线10的数据总线大小也限制了环形总线节点12之间的每一通信阶段中的最大带宽。各自具有宽数据总线的多个平行环形总线10可用于实现针对较高速度点到点连接的所要带宽要求。然而，这导致与共享总线或纵横互连件架构相比较高的功率消耗。
【发明内容】
[0007]详细描述中揭示的实施例包含基于处理器的系统混合环形总线互连件，以及相关装置、基于处理器的系统和方法。在此方面，在一个实施例中，提供一种基于处理器的系统混合环形总线互连件。基于处理器的系统混合环形总线互连件可为芯片上基于处理器的系统混合环形总线互连件，作为非限制性实例。基于处理器的系统混合环形总线互连件包括多个环形总线，其各自具有一总线宽度且经配置以从至少一个请求者装置接收总线交易消息。基于处理器的系统混合环形总线互连件还包括耦合到所述多个环形总线的至少一个环间路由器。所述至少一个环间路由器经配置以基于所述至少一个请求者装置的带宽要求而在所述多个环形总线当中动态引导总线交易消息。以此方式，基于处理器的系统混合环形总线互连件包含环形总线架构和纵横互连件架构两者的性能益处。
[0008]作为非限制性实例，提供多个环间路由器在环形总线当中引导总线交易消息可导致总线交易请求者与总线交易响应者之间的比不采用环间路由器的环形总线的路线短的路线。不采用环间路由器的环形总线的等待时间具有基于参与环形总线的环形总线节点的数目的等待时间。基于处理器的系统混合环形总线互连件还可通过采用与纵横互连件架构相比较简单的切换配置而消耗较少功率。另外，提供所述一或多个环间路由器来基于请求者装置的带宽要求在环形总线当中动态引导总线交易消息允许提供可基于带宽要求动态激活和解除激活的多个环形总线。这允许当不需要总线互连件上的完全带宽要求时节省功率。解除激活环形总线的一或多者可节省功率，同时仍可实现带宽要求。
[0009]在另一实施例中，提供一种基于处理器的系统混合环形总线互连件装置。所述基于处理器的系统混合环形总线互连件装置包含多个环形总线装置，其每一者具有总线宽度且经配置以从至少一个请求者装置接收总线交易消息。所述基于处理器的系统混合环形总线互连件装置还包括耦合到所述多个环形总线装置的至少一个环间路由器装置。所述至少一个环间路由器装置经配置以基于所述至少一个请求者装置的带宽要求而在所述多个环形总线装置当中动态引导总线交易消息。
[0010]在另一实施例中，提供一种在基于处理器的系统混合环形总线互连件之间引导总线交易消息的方法。所述方法包括从至少一个请求者装置接收总线交易消息。所述方法还包括将总线交易消息引导到多个环形总线当中的一环形总线上，所述多个环形总线的每一者具有总线宽度且经配置以接收总线交易消息。所述方法还包括基于所述至少一个请求者装置的带宽要求从耦合到环形总线的至少一个环间路由器将来自所述环形总线的总线交易消息动态引导到所述多个环形总线当中的另一环形总线。
[0011]在另一实施例中，提供一种用于控制基于处理器的系统混合环形总线互连件的资源管理器。所述资源管理器经配置以确定多个总线交易请求者是否为现用。资源管理器还经配置以确定每一现用总线交易请求者的带宽要求。资源管理器还经配置以基于现用总线交易请求者的带宽要求计算基于处理器的系统混合环形总线互连件的拓扑。资源管理器还经配置以基于所计算的拓扑修改至少一个环间路由器的配置以路由总线交易消息。
[0012]在另一实施例中，提供一种用于控制基于处理器的系统混合环形总线互连件的资源管理器。所述资源管理器包括用于确定多个总线交易请求者是否为现用的现用请求者确定装置。所述资源管理器还包括用于确定每一现用总线交易请求者的带宽要求的带宽确定装置。所述资源管理器还包括用于基于现用总线交易请求者的带宽要求计算基于处理器的系统混合环形总线互连件的拓扑的计算装置。所述资源管理器还包括用于基于所计算的拓扑修改至少一个环间路由器的配置以路由总线交易消息的修改装置。
[0013]在另一实施例中，提供一种上面存储有计算机可执行指令的计算机可读媒体，所述计算机可执行指令用以致使资源管理器在基于处理器的系统混合环形总线互连件中引导总线交易消息。计算机可执行指令致使资源管理器:从至少一个请求者装置接收总线交易消息；将总线交易消息引导到多个环形总线当中的一环形总线上，每一环形总线具有总线宽度且经配置以从所述至少一个请求者装置接收总线交易消息；基于所述至少一个请求者装置的带宽要求经由耦合到所述多个环形总线的至少一个环间路由器在所述多个环形总线当中引导总线交易消息；且确定所述至少一个请求者装置的带宽要求。
【附图说明】
[0014]图1是用于提供总线互连件的示范性环形总线的框图；
[0015]图2是示范性芯片上混合环形总线互连件的框图，所述芯片上混合环形总线互连件包含多个环形总线且还包含环间路由器，所述环间路由器经配置以基于请求者装置的带宽要求在环形总线当中动态引导总线交易消息；
[0016]图3A是说明当激活所有环形总线时经由图2的基于处理器的系统混合环形总线互连件的总线交易消息的示范性路线的框图；
[0017]图3B是说明在已解除激活全局环形总线之后经由图2的基于处理器的系统混合环形总线互连件的总线交易消息的示范性替代路线的框图；
[0018]图4说明资源管理器的示范性状态机，所述资源管理器经配置以控制图2、3A和3B的基于处理器的系统混合环形总线互连件的环间路由器以基于至少一个请求者装置的带宽要求在所述多个环形总线当中动态引导总线交易消息；
[0019]图5说明可在图4的状态机的启动状态期间执行的资源管理器的示范性方法的流程图；
[0020]图6说明可在图4的状态机的配置总线互连件状态期间执行的资源管理器的示范性方法的流程图；
[0021]图7说明包含图3A中的总线互连件的基于处理器的系统混合环形总线互连件的环间路由器的示范性路由表；
[0022]图8说明包含图3B中的总线互连件的基于处理器的系统混合环形总线互连件的环间路由器的另一示范性路由表；
[0023]图9是另一示范性基于处理器的系统混合环形总线互连件的框图，所述基于处理器的系统混合环形总线互连件包含多个环形总线且还包含环间路由器，所述环间路由器经配置以基于请求者装置的带宽要求在环形总线当中动态引导总线交易消息；
[0024]图10是说明当激活所有环形总线时经由图9的基于处理器的系统混合环形总线互连件的总线交易消息的示范性路线的框图；
[0025]图11是说明在已解除激活全局环形总线之后经由图9的基于处理器的系统混合环形总线互连件的总线交易消息的示范性替代路线的框图；
[0026]图12是说明图9的基于处理器的系统混合环形总线互连件的框图，所述基于处理器的系统混合环形总线互连件包含用于为基于处理器的系统混合环形总线互连件的不同环形总线供电的不同电压轨道；以及
[0027]图13是可包含根据本发明的基于处理器的系统混合环形总线互连件的示范性基于处理器的系统的框图，所述基于处理器的系统混