微处理器总线驱动能力验证方法
【专利摘要】本发明公开了一种微处理器总线驱动能力验证方法，本发明通过提取存储器的输入电参数，根据输入电参数建立阻容网路模型，然后将阻容网络连接在处理器的数据和地址总线上，通过修改阻容网络中的电阻和电容数值，来模拟不同负载情况，测试总线信号上升沿和下降沿的时间，从而得出总线驱动能力，该方法简单，可操作性强，验证效率高。
【专利说明】微处理器总线驱动能力验证方法
【技术领域】
[0001]本发明涉及一种微处理器总线驱动能力验证方法，尤其涉及一种嵌入式微处理器的数据和地址总线驱动能力验证方法，属于微电子电路设计【技术领域】。
【背景技术】
[0002]在微处理器系统设计中，数据和地址总线的驱动能力决定了系统中可以加载的存储器数量和总线最大的速率等参数。总线上负载增加时，数据和地址信号的上升沿和下降沿时间都随之增加；随着信号上升沿时间的增加，会出现操作数据错误，使系统无法正常工作。此时需要增加访问的等待或者降低微处理器的工作主频；随之造成系统的性能下降。因此微处理器系统设计时要考虑总线驱动能力和负载数量。
[0003]随着国产微处理器芯片的推广，很多系统设计都使用了中国“芯”。为了使国产芯片的系统设计时更加稳定，需要对芯片做设计仿真、芯片测试和系统应用验证。系统应用验证是芯片应用中的重要环节，是充分发挥芯片性能的保障。在微处理器的应用验证中，总线的驱动能力验证是最为重要的，是微处理器系统设计高性能和高可靠性的基础。
【发明内容】
[0004]本发明的技术解决问题是:克服现有技术的不足，提供一种微处理器总线驱动能力验证方法，该方法简单，可操作性强，验证效率高。
[0005]本发明的技术解决方案是:一种微处理器总线驱动能力验证方法，步骤如下:
[0006](I)根据存储器的输入电容Cin、输入高电平的漏电流I11^P输入低电平的漏电流Iil建立阻容网路模型，其中电容Q与电阻R2并联后一端接地，另一端作阻容网络模型的输入端并通过电阻Rl连接电源VCC ；
[0007]阻容网络中模型的电容Cl为:Cl=Ch (I)
[0008]阻容网络模型中的电阻R2为:
【权利要求】
1.微处理器总线驱动能力验证方法，其特征在于步骤如下: (1)根据存储器的输入电容Cin、输入高电平的漏电流Iih和输入低电平的漏电流込建立阻容网路模型，其中电容Q与电阻R2并联后一端接地，另一端作阻容网络模型的输入端并通过电阻Rl连接电源VCC ； 阻容网络中模型的电容CL为:CL=CIN (1) 阻容网络模型中的电阻R2为:
【文档编号】G06F11/26GK103544085SQ201310439332
【公开日】2014年1月29日 申请日期:2013年9月24日 优先权日:2013年9月24日
【发明者】任永正, 王建永, 周华章, 荣金叶 申请人:北京时代民芯科技有限公司, 北京微电子技术研究所