技术领域本发明涉及半导体制造技术领域，尤其涉及一种基于工艺设计包的版图与原理图一致性验证方法。
背景技术：
工艺设计包(ProcessDesignKit，简称PDK)是连接芯片设计和芯片制造的数据衔接平台，随着集成电路IC设计日趋复杂，开发工艺设计包并建立验证参考流程对于降低昂贵的设计成本和规避极易产生的市场风险是非常有必要的。版图和原理图一致性验证(LayoutVersusSchematic，简称LVS)是工艺设计包的重点组件之一，它是根据工艺信息要求而定制开发的，用途在于帮助设计公司验证所设计的版图和原理图网表是否一致。目前，制造大量满足设计需求的先进器件，需要大量的QA库(QualityAssurancepattern)[包括原理符号图(schematicsymbol)、参数化器件版图(Pcelllayout)、端口标识文本]去完成全面的LVSQA，以便快速地进行到下一个流程，而在先进的技术节点下，随着器件的数量和组成变得越来越复杂，成千上万的版图需要完成LVSQA，采用现有的样品测试库(Sampletestpattern)，由于需要花费较多的时间分析大量的器件端口，以把可以互相连接的端口连在一起，并一个个加上相应的器件端口名称，进而很难按时进行下一个流程，这就急需要一种优化的自动化方法来完成LVSQA。
技术实现要素：
针对上述存在的问题，本发明公开一种基于工艺设计包的版图与原理图一致性验证方法，以克服现有技术中需要花费较多的时间分析大量的器件端口，把可以互相连接的端口连在一起，并一个个加上相应的器件端口名称，才能达到LVSQA需求的问题。为了实现上述目的，本申请记载了一种基于工艺设计包的版图与原理图一致性验证方法，其中，包括如下步骤：提供工艺设计包，并根据该工艺设计包生成多个包含参数化器件原理符号图的QA原理图库；获取所述参数化器件原理符号图中每个原理图端口在所述QA原理图库中的绝对坐标，并根据该绝对坐标，于所述QA原理图库中的每个原理图端口上设置相应的标识；根据所述QA原理图库生成包含参数化器件版图的QA版图库；获取所述参数化器件版图中每个版图端口在所述QA版图库中的绝对坐标，并根据该绝对坐标，于所述QA版图库中的每个版图端口上设置相应的标签；其中，每个所述标识在所述QA原理图库中均是唯一的，且每个所述标签在所述QA版图库中也均是唯一的。上述的基于工艺设计包的版图与原理图一致性验证方法，其中，所述方法还包括：获取所述工艺设计包中的器件类别名，并根据该器件类别名对所有的参数化器件进行分类，以生成多个包含参数化器件原理符号图的QA原理图库。上述的基于工艺设计包的版图与原理图一致性验证方法，其中，按照所述器件类别名依次产生所述多个包含参数化器件原理符号图的QA原理图库。上述的基于工艺设计包的版图与原理图一致性验证方法，其中，所述方法还包括：提取所述参数化器件原理符号图中每个原理图端口的相对坐标值与该原理图端口的标识，并根据该参数化器件原理符号图在QA原理图库中的相对坐标值，获取所述参数化器件原理符号图中每个原理图端口在所述QA原理图库中的绝对坐标。上述的基于工艺设计包的版图与原理图一致性验证方法，其中，所述标识包括所述原理图端口的名称以及该原理图端口所在的参数化器件的器件序列号。上述的基于工艺设计包的版图与原理图一致性验证方法，其中，所述方法还包括：利用所述QA原理图库产生包含参数化器件版图的QA版图库后，将所述QA版图库按器件类别的操作方式进行分组，以使所述QA版图库满足LVS检验的需求。上述的基于工艺设计包的版图与原理图一致性验证方法，其中，所述方法还包括：提取所述参数化器件版图中每个版图端口的相对坐标值与该版图端口的标签，并根据该参数化器件版图在所述QA版图库中的相对坐标值，获取所述参数化器件版图中每个版图端口在所述QA版图库中的绝对坐标。上述的基于工艺设计包的版图与原理图一致性验证方法，其中，所述标签包括所述版图端口的名称以及该版图端口所在的参数化器件的器件序列号。上述的基于工艺设计包的版图与原理图一致性验证方法，其中，所述方法还包括：判断所述QA版图库中的标签与所述QA原理图库的标识是否一致，并根据上述的判断结果生成一QA库。上述的基于工艺设计包的版图与原理图一致性验证方法，其中，所述QA库包含所有记载有所述QA版图库与所述QA原理图库之间差异性信息的报告文件。上述发明具有如下优点或者有益效果：本发明公开的基于工艺设计包的版图与原理图一致性验证方法，通过采用自动化流程使得QA库中的参数化器件的端口名称自动加上器件序列号，从而达到了所有端口名称在QA库中的惟一性，以达到LVSQA的要求，不仅减少了LVSQA库的产生时间，获得了更全面的LVSQA，且节约了人力成本，并能够适用于目前所有的技术节点，应用广泛。具体附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。图1是本发明背景技术中端口使用物理线相互连接的示意图；图2是本发明实施例中端口之间未使用物理线相互连接的示意图；图3是本发明实施例基于工艺设计包的版图与原理图一致性验证方法的流程示意图；图4是本发明与背景技术相比较的效果示意图。具体实施方式本发明公开了集成电路中辅助设计软件工具所涉及版图与原理图一致性验证的方法，下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。在本发明中，同样籍由电路原理图来较为直观的表达电路的功能信息，需要将所接收的电路描述信息或数据(例如电路网表文件)来自动生成电路原理图，从而通过对电路中的参数化器件及其端口进行定位布局及其连接关系进行自动布线或虚设布线(无物理线连接)，实现具预期电路功能特征的电路原理图准确无误的输出。最后使用诸如EDA工具运行LVS验证文件查看版图和原理图器件的端口和器件参数是否一致，进而来验证LVS文件书写是否正确。图3是本发明实施例基于工艺设计包的版图与原理图一致性验证方法的流程示意图，如图3所示：本实施例涉及一种基于工艺设计包的版图与原理图一致性验证方法，包括如下步骤：步骤S1：提供工艺设计包，获取该工艺设计包中的器件类别名，并根据该器件类别名对所有的参数化器件进行分类，以按照器件类别名依次产生多个包含参数化器件原理符号图的QA原理图库；上述参数化器件原理符号图即参数化器件在QA原理图库中的表现形式，实际上依然是指参数化器件；在本发明的实施例中，该器件类别名是指例如(电阻器以R_作为关键词来开头命名以作为识别，电容器以C_作为关键词来开头命名以作为识别，普通MOS管以M_作为关键词来开头命名以作为识别，等等)之类的一类器件的名称。大体上，基于输入的用于定义参数化器件的参数规则约束文件中器件的单元名称已经完全反映出了版图器件对应的原理图所要提取的网表数据或信息(例如MOS管命名：M_模型_宽长_端口漏_端口源_端口栅极_端口背衬，被输入GDS的数据记录为：M_N_W8L1_D_S_G_B(GND))，设计工具会自动针对每个单元生成以单元名而命名的子目录，并在子目录下利用单元名信息生成版图器件对应的原理图网表，即QA原理图库。步骤S2：提取上述参数化器件原理符号图中未连线或待连线的每个原理图端口的相对坐标值和该原理图端口的标识(pinlabel)，再根据该参数化器件原理符号图在QA原理图库中的相对坐标值，换算出上述原理图端口在QA原理图库中的绝对坐标值；这对于确认原理图端口的位置很重要，如果电路图纸以一定的像素规则来划分成网格，那么参数化器件可以按网格线放置。每个参数化器件在电路设计时大体呈现为矩形图案，边界上设置有若干数量不定的端口或管脚，表征参数化器件图形尺寸大小和位置可籍由譬如其某些角部的位置来确定坐标，如此一来，某个参数化器件在电路原理图(QA原理图库)上的位置便可得以确定。很容易理解，根据参数化器件在QA原理图库中的相对坐标值，便能换算出上述参数化器件原理符号图中每个原理图端口在QA原理图库中的绝对坐标值，进而得到上述参数化器件原理符号图中的每个原理图端口在QA原理图库中的绝对坐标。其中，上述标识包括原理图端口的名称以及该原理图端口所在的参数化器件的器件序列号。在本发明的实施例中，上述QA原理图库中具有相同名称的原理图端口之间不需要物理线互相连接。步骤S3，采用EDA软件(如cadence、workview等)所提供的程序模块，根据上述步骤S2中获悉的每个原理图端口在QA原理图库中的绝对坐标，于QA原理图库中的每个原理图端口上设置相应的标识(pinlabeladd)，即于QA原理图库中的每个原理图端口上加入该原理图端口的名称以及该原理图端口所在的参数化器件的器件序列号，在这个过程中，由于原理图端口的名称被自动加注了该原理图端口所在的参数化器件的器件序列号，从而达成该原理图端口的名称在QA原理图库中的唯一性，即每个标识在QA原理图库均是唯一的(也就是说，设置在每个端口上的标识均能在QA原理图库中将该端口区别于其他端口)。步骤S4，在设计工具中采用以原理图驱动生成版图的功能，即根据QA原理图库自动生成包含参数化器件版图的QA版图库，在本发明的实施例中，上述参数化器件版图即参数化器件在QA版图库中的表现形式，实际上依然是指参数化器件。该QA版图库通常还会以器件类别的操作方式分组，使器件的版图满足LVS检验的需求。步骤S5，提取上述参数化器件版图中未连线或待连线的每个版图端口的相对坐标值与该版图端口的标签(pintext)，再根据该参数化器件版图在QA版图库中的相对坐标值，换算出上述参数化器件版图中的版图端口在QA版图库中的绝对坐标值，进而获取上述参数化器件版图中的每个版图端口在QA版图库中的绝对坐标。其中，上述标签包括版图端口的名称以及该版图端口所在的参数化器件的器件序列号。此外，在本发明的实施例中，上述QA版图库中具有相同名称的版图端口之间不需要物理线互相连接。步骤S6，采用EDA软件(如cadence、workview等)所提供的程序模块，根据上述步骤S5中获悉的每个版图端口在QA版图库中的绝对坐标，于QA版图库中的每个版图端口上设置相应的标识(pinlabeladd)，即于QA版图库中的每个版图端口上加入该版图端口的名称以及该版图端口所在的参数化器件的器件序列号，在这个过程中，由于版图端口的名称被自动加注了该版图端口所在的参数化器件的器件序列号，从而达成该版图端口的名称在QA版图库中的唯一性，即每个标签在QA版图库均是唯一的(也就是说，设置在每个端口上的标签均能在QA版图库中将该端口区别于其他端口)。步骤S7，判断QA版图库中的标签与QA原理图库中的标识是否一致，并根据上述的判断结果生成一QA库，完成LVSQA库的构建，其中，该QA库包含所有记载有QA版图库与QA原理图库之间差异性信息的报告文件。在本发明的实施例中，PDK工具利用脚本自动调用工艺规则文件进行LVS一致性检查，对运行的比较结果实施自动分析，给出分析结果文件，依本发明精神，用户端通过结果分析文件，显而易见地获悉LVS的需要验证的电学规则文件是否正确，以较少的人力和较短的时限内得知结果，如果开发的电学规则文件有误则即刻可以修正并执行迭代验证。再者依本发明精神，QA原理图库中的原理图端口的名称或QA版图库中版图端口的名称均被自动加注了器件序列号，从而达到了所有原理图端口的名称在QA原理图库以及所有版图端口的名称在QA版图库中的唯一性，识别过程得以简化，因此该端口实质上可以是虚断或浮置的方式来设置的，具体而言，对应于网格线上的参数化器件的布局结果，在参数化器件之间行与行或列与列之间的通道无需布置或分配任何实际的物理连线来耦合一些端口。图1是本发明背景技术中端口使用物理线相互连接的示意图；图2是本发明实施例中端口之间未使用物理线相互连接的示意图；由图1和图2所示：在本发明的实施例中，如果没有上述自动化流程，因为同一QA库中的相同端口名称一定需要用物理线互相连接(如图1所示)，相关技术人员需要先分析成千上万个器件端口，把可以互相连接的端口连在一起，并一个个加上相应的器件端口名称，才能达到LVSQA的要求，而本发明则不需要(如图2所示)。另外，在本发明的实施例中，28nm的PolySiOnLVSQA库的部分信息如下表所示：此外，图4是本发明与背景技术相比较的效果示意图，如图4所示，1是采用本发明的方法和采用背景技术的方法完成LVSQA在资源上(Resource)的对比示意图，2是采用本发明的方法和采用背景技术的方法完成LVSQA在时间上的对比示意图，3是采用本发明的方法和采用背景技术的方法完成LVSQA在精确度上(Accuracy)的对比示意图，其中，未填充阴影的方块为背景技术的示意图，填充了阴影的方块为本发明的示意图，由图4可知，本发明的方法在减少了资源以及时间的同时，还提高了完成LVSQA的精确度。由上述实施例可知，本发明提供的自动化流程大大加快了QA的流程，使QA库中的参数化器件的原理图端口/版图端口名称自动加上了器件序列号，从而达到了所有原理图端口/版图端口名称在QA库中的唯一性，并满足LVSQA的要求，进而在减少了LVSQA库的产生时间同时，获得了更全面的LVSQA，且节约了人力成本，并能够适用于目前所有的技术节点，应用广泛。本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。