技术领域本发明涉及数据处理系统领域。更具体地，本发明涉及含有用于执行程序指令的多个执行机制的数据处理系统，且可在给定时间就哪个执行机制是活跃的以执行程序指令流来在多个执行机制之间做出选择。
背景技术：
已知提供数据处理系统，例如，采用由英国剑桥的ARM有限公司设计的big.LITTLE处理器技术的那些数据处理系统，该技术包含多个执行机制，活跃执行机制在这多个执行机制中被选择。这些处理器通常包括低性能和低功耗处理器核心连同高性能和高功耗处理器核心。当处理工作负载为不要求高性能时，则处理被切换以便由更节能的低功耗处理器核心执行。相反地，当处理工作负载为高性能是必要的时，则工作负载被切换到高性能处理器核心。该切换在这类系统中被执行的粒度是大的，因为其将处理器状态从小低功耗处理器核心移动到大高性能处理器核心可能花费成千上万的处理周期。虽然上面的系统可被具有优势地使用，已注意到的是，在许多现实生活处理负载中，高性能相对低功耗的要求之间的变化发生于比系统内可被处理的粒度水平更精细的粒度水平，在该系统中，当原因之一关闭时，处理被转移到另一处理器核心的整个处理器状态然后该其他处理器核心被启动。这限制了可被实现的益处。
技术实现要素：
从一个方面看，本发明提供了一种用于在程序指令的控制下处理数据的装置，所述装置包括：第一执行电路，该第一执行电路被配置为执行程序指令；第二执行电路，该第二执行电路被配置为执行所述程序指令，所述第二执行电路在执行所述程序指令时比所述第一执行电路具有更低的能量消耗，以及所述第二执行电路比所述第一执行电路需要更长的时间来执行所述程序指令；以及控制电路，该控制电路被配置为控制所述程序指令由所述第一执行电路执行还是由所述第二执行电路执行，其中所述控制电路包括预测电路，该预测电路被配置为：(i)根据最近执行的程序指令序列预测待执行的下一程序指令序列的预测标识；以及(ii)根据所述预测标识，预测与所述下一程序指令序列应由所述第一执行电路执行还是应由所述第二执行电路执行相对应的预测执行目标；以及所述控制电路被配置为根据所述预测执行目标选择所述第一执行电路或所述第二执行电路来执行所述下一程序指令序列。本技术认识到，当执行第一执行电路和第二执行电路之间的切换以执行程序指令时，期望的是被选择使用的执行电路对于待执行的下一程序指令序列应是适当的。控制在使用的执行电路之间切换的一种方法是检查最近已被执行的程序指令序列的要求，并假设待执行的下一程序指令序列将具有相同的要求。尽管相邻程序指令序列的处理要求之间存在某些关联，但在实践中下一程序指令序列和上一程序指令序列将具有类似要求的预测在精度上是有限的。本技术通过提供预测电路改进该方法，该预测电路根据最近执行的指令序列预测待执行的下一程序指令序列的标识，然后使用下一程序指令序列的预测标识来预测该下一程序指令序列要求的执行目标。因此，预测电路首先预测什么将是待执行的下一程序指令序列的标识，然后使用该标识来预测哪个是该下一程序指令序列的最适当的执行目标。该技术能为预测的执行目标实现高度的适用性。将认识到的是，程序指令可被划分为程序指令序列，可在程序指令序列上以各种不同的方式做出预测。在监测和标识针对精度/唯一性加权的程序指令序列的复杂度和状态存储要求之间存在平衡，这些序列可用精度/唯一性标识。在某些实施例中，程序指令具有相关联的地址和默认程序流，该默认程序流以与在默认方向顺序向前通过地址相对应的顺序(例如，跟随增量程序计数器值)执行指令。在该上下文中，预测电路可将程序指令划分为序列，包括下一程序指令序列和最近执行的程序指令序列。该序列的划分可依照以下各项来执行：序列包含多于阈值数目的程序指令，以及序列受非顺序(non-sequential)指令约束，在非顺序指令处程序流在默认方向的反方向移动。程序指令的阈值数目确保序列至少具有最小长度，以便防止过频繁地改变执行电路，而用非顺序指令约束序列与程序流将其本身自然划分为序列的方式相匹配，其中序列共享特征并重复因此可服从精确和有用的预测。非顺序指令可包括以下各项中的一个或多个：分支指令、调用指令以及返回指令。在默认方向为增量地址值的情况下，则这些非顺序指令将是分支指令、调用指令以及返回指令的示例，其使得待执行的后续指令的地址在程序流执行顺序中前面的指令之前在存储器地址空间内的地址处被启动。因此，这类非顺序指令将是反向分支指令、引起地址值反向移动的调用指令或引起地址值反向移动的返回指令。将认识到的是，若调用指令引起前向跳跃，则将固有的是，后续的返回指令将引起反向跳跃并因此提供非顺序指令，针对非顺序指令程序流到序列的划分可为键控的。程序指令序列自由包含一个或多个非顺序指令，因此非顺序指令可在被达到的该序列的阈值数目的程序指令之前在序列内发生。程序指令序列在其末端受非顺序指令约束。非顺序指令可被包括于其约束的序列内或可事实上被包括于相邻的序列内。在某些实施例中，程序指令序列在其执行开始受程序流内之前的程序指令序列内的非顺序指令约束。为程序指令序列生成有用的标识符值的有效方式是在预测电路内包括散列生成电路，该散列生成电路根据程序指令序列内的至少一些非顺序指令的地址值生成散列值(hashvalue)，散列值形成该程序指令序列的标识符值的至少一部分。程序指令序列内非顺序指令的地址可被视为提供该序列的一种“指纹”，该“指纹”可被用于生成对于该序列足够特定的标识符值，以提供与其他序列的良好区分而相对有效地生成和存储。在某些实施例中，散列生成电路被配置为使用散列函数生成散列值，该散列函数给程序指令序列内在程序流顺序上较晚被布置的非顺序程序指令的地址值较大的权重。已发现的是，该后面发生的非顺序程序指令的地址值在其他序列通过散列函数被组合到散列值中时在其他序列之间提供更好的区分，因此在散列值的生成中给这些地址值较大的权重是有利的。散列生成电路可被配置为使用散列函数生成散列值，该散列函数取决于程序指令序列内布置的程序流顺序中最近的N个非顺序程序指令。针对该实施例，N是整数值，且在某些示例实施例中，可实质等于15。这为散列值提供良好的特定性，同时不过度地增加散列值的存储和计算负担。在某些实施例中，预测电路也可被配置为使用程序指令的目标地址值的至少一部分作为该程序指令序列的标识符值的至少一部分，该程序指令在终止程序指令序列的非顺序程序指令之后被执行。跟随在序列之后的目标指令的目标地址已被发现在程序指令的不同序列之间提供某种程度的区分，期望的是将下一执行电路目标的不同的预测进行关联。在某些实施例中，被应用于将程序流划分为序列的阈值数目是在100和10000之间。具体地，在某些示例实施例中，阈值数目实质为300。预测电路使用针对序列生成的标识符值的方式可变化。在某些实施例中，预测电路被配置为生成最近执行的指令序列标识符值并包括标识符预测表电路，该标识符预测表电路使用该标识符值作为索引以便预测待执行的下一程序指令序列的标识符值。利用这种类型的实施例，预测电路还可包括目标预测表电路，该目标预测表电路使用下一程序指令序列的标识符作为到其自身的索引以便对预测执行目标进行预测。因此，标识符预测表电路被用于在刚被执行的序列的标识符和预测的下一序列的标识符之间提供映射，然后该预测的下一序列的标识符被用于查找对应被用于执行该下一序列的执行目标的预测。将认识到的是，第一执行电路和第二执行电路可以各种不同的方式被形成，且可共享不同数目的其电路/功能。在某些实施例中，第一执行电路和第二执行电路共享以下各项中的一个或多个：指令提取(fetch)电路、指令解码器电路、缓存存储器电路、分支预测电路、存储器管理电路以及转换后备缓冲器电路。使用中的执行电路之间切换的速度在实施例中可增加，其中第一执行电路包括第一寄存器文件电路且第二执行电路包括第二寄存器文件电路，即寄存器文件电路未被共享。为了支持状态的传输，控制电路被配置为：当哪个执行电路被选择为活跃的存在变化时，作为硬件驱动操作(即不需要任何软件指令被执行以执行该操作)在第一寄存器电路和第二寄存器电路之间传送状态数据传输。为了生成适当的指定预测执行目标的数据以跟随程序指令序列，预测电路可被配置为以某些方式划分序列然后针对每个序列确定性能数据，该性能数据指示执行该序列所花费的时间和针对第一执行电路和第二执行电路中的每个执行该序列时消耗的能量中的至少一个。预测电路然后可用于根据该性能数据选择第一执行电路和第二执行电路中哪个应作为预测执行目标。在某些实施例中，性能数据可以是检测的性能，检测的性能基于由第一执行电路和第二执行电路中的至少一个实际执行程序指令序列期间的状态获取。在其他实施例中或在与这样的检测性能的组合中，控制电路还可被配置为基于第一执行电路和第二执行电路中的至少一个对程序指令序列的模型化执行来确定性能数据。从另一方面看，本发明提供了一种用于在程序指令的控制下处理数据的装置，所述装置包括：用于执行程序指令的第一执行装置；用于执行所述程序指令的第二执行装置，所述第二执行装置在执行所述程序指令时比所述第一执行装置具有更低的能量消耗，以及所述第二执行装置比所述第一执行装置需要更长的时间来执行所述程序指令；以及用于控制所述程序指令由所述第一执行装置执行还是由所述第二执行装置执行的控制装置，其中所述控制装置包括用于执行以下操作的预测装置：(i)根据最近执行的程序指令序列预测待执行的下一程序指令序列的预测标识；以及(ii)根据所述预测标识，预测与所述下一程序指令序列应由所述第一执行装置执行还是应由所述第二执行装置执行相对应的预测执行目标；以及所述控制装置根据所述预测执行目标选择所述第一执行装置或所述第二执行装置以执行所述下一程序指令序列。从另一方面看，本发明提供了一种用于在程序指令的控制下处理数据的方法，所述方法包括步骤：用第一执行电路执行程序指令；用第二执行电路执行所述程序指令，所述第二执行电路在执行所述程序指令时比所述第一执行电路具有更低的能量消耗，以及所述第二执行电路比所述第一执行电路需要更长的时间来执行所述程序指令；以及控制所述程序指令由所述第一执行装置执行还是由所述第二执行装置执行，其中所述控制的步骤包括：(i)根据最近执行的程序指令序列预测待执行的下一程序指令序列的预测标识；以及(ii)根据所述预测标识，预测与所述下一程序指令序列应由所述第一执行电路执行还是应由所述第二执行电路执行相对应的预测执行目标；以及(iii)根据所述预测执行目标选择所述第一执行电路或所述第二执行电路来执行所述下一程序指令序列。附图说明现在将参照附图仅以示例的方式来描述本发明的实施例，在附图中：图1示意性地示出了用于处理数据的、包括第一执行电路和第二执行电路的装置；图2示意性地示出了预测电路，该预测电路用于预测第一执行电路和第二执行电路中哪个应被用于执行程序流内的下一程序指令序列；图3示意性地示出了程序流到序列(超迹(super-traces))的划分；图4示意性地示出了用于基于非顺序指令的地址的序列生成标识符值的散列函数；以及图5是示意性地示出图2的电路的操作的流程图。具体实施方式图1示意性地示出了用于处理数据的装置2，其可在集成电路上被形成，例如，作为片上系统集成电路的一部分。装置2包括第一执行电路4和第二执行电路6。第一执行电路4包括多个执行流水线(pipelines)，例如，运算流水线、加载/存储流水线、SIMD流水线、浮点流水线等，该多个执行流水线被配置为支持乱序程序执行。本领域技术人员将认识到，该执行电路在每个周期可被执行的指令的数目方面将产生高性能，但将通常具有消耗高水平功率的缺点。第二执行电路6包括能够支持顺序执行的流水线，例如，运算流水线、加载/存储流水线、SIMD流水线、矢量流水线、浮点流水线等。该第二执行电路在每个周期被执行的指令方面将给出较低性能，但在执行给定的程序序列时通常将比第一执行电路消耗更少的能量。因此，第二执行电路在执行程序指令序列时比第一执行电路具有更低的能量消耗，但第二执行电路比第一执行电路将花费更长时间来执行该程序指令序列。第一执行电路因此提供高性能和高功率执行机制，而第二执行电路代表相对低性能和低功率执行机制。图1的装置2还将被视为包括指令缓存8、指令提取电路10、指令解码电路12、指令发布电路14、数据缓存电路16、分支预测器电路18、转换后备缓冲器电路20以及存储器管理单元电路22，其均被第一执行电路4和第二执行6共享。由指令提取电路10从指令缓存存储器8提取的程序指令被指令解码器电路12解码，然后被置于指令发布电路14内的发布队列内。指令发布电路14将这些指令发布到第一执行电路4或第二执行电路6(取决于哪个执行电路是活跃的)。耦合到指令发布电路14的控制电路24控制指令发布电路14选择第一执行电路4或第二执行电路6为活跃的。当做出关于第一执行电路4或第二执行电路6中哪个为活跃的改变时，则在使用寄存器传送硬件电路30(未要求软件执行)将活跃寄存器文件电路26、28的内容传送到新的活跃寄存器文件电路26、28之前，现有活跃电路的流水线首先被排出未决的程序指令。通过这种方式，数据处理装置2的所有共享元件内保持的状态在活跃执行电路的改变被做出时不需要被移动/切换，且寄存器文件26、28内保持的相对小数目的状态可使用寄存器传送硬件电路30在较小时间损失或能量损失下被传送。待执行的程序指令已关联存储器地址空间内的存储器地址。默认程序流按上升程序地址顺序执行这些指令，这对该技术领域技术人员将是常见的。根据基于程序指令序列包含多于阈值数目的程序指令以及程序指令序列受非顺序指令约束的要求的划分(边界)，程序指令可被划分为包括下一程序指令序列和最近执行的程序指令序列在内的程序指令序列，在非顺序指令处程序流在与默认方向相反的方向移动，即程序计数器值中的反向跳跃，也被称为“反向边缘”。非顺序指令可包括例如分支指令、调用指令或导致反向(减少)程序地址(程序计数器)值的返回指令。将认识到的是，因为阈值(通常可在100和10000之间，且在某些实施例中，实质可为300)设定序列的最小长度，序列可包含多个非顺序指令且通常将包含多个非顺序指令。因为序列之间的边界由非顺序指令标记，则该非顺序指令被包含在它标记其之间边界的序列中的一个序列内。在本文描述的示例实施例中，程序指令序列在其执行开始结束受程序流内之前的指令序列内的非顺序指令约束(例如，终止序列的非顺序指令被视为落在其终止的该序列内)。控制电路24包括预测电路32，该预测电路32被用于根据最近执行的程序指令序列预测待执行的下一程序指令序列的预测标识。此外，该预测电路32被配置为使得根据待执行的下一程序指令序列的预测标识，做出关于与该下一程序指令序列应由第一执行电路4执行还是应由第二执行电路6执行相对应的预测执行目标的预测。控制电路24使用该预测执行目标来控制发布电路14执行对活跃执行电路4、6的任何所需的切换以及将下一程序指令序列发布到下一预测执行目标。预测电路32包含被配置为生成散列值的散列生成电路，该散列值根据该序列内的至少一些非顺序指令的地址值可被用作程序指令序列(如上面所讨论的被划分)的标识符值的至少一部分。该散列值提供了利用较低的处理开销和存储开销来区分序列的方法。散列值生成电路32可被配置为使用散列函数生成散列值，该散列函数给予程序指令序列内在程序流顺序上位于后面的非顺序程序指令(后边缘指令)的地址值较大的权重。在某些实施例中，散列生成电路可被配置为生成取决于程序流顺序中的N个非顺序程序指令(最近的N个非顺序指令)的散列值，其中N为整数值且实质等于15。预测电路32还可被配置为使用程序指令的目标地址值的至少一部分作为该程序指令序列的标识符值的至少一部分，该程序指令将在终止程序指令序列的非顺序程序指令之后被执行。因此，例如，跟随在程序指令序列之后被执行的程序指令的目标地址的低顺序位部分(例如，标识不同指令字的最低三位)可被用作该程序指令序列的标识符的一部分。这引起同一程序指令序列可被执行但针对该序列跟随有不同的目标地址并因此产生两个不同的标识符值的可能性，因为这些不同的目标地址被合并在序列的标识符值内。形成预测电路的一种方式是其被配置为生成最近执行的程序指令序列的标识符值以及包括标识符预测表电路，该标识符预测表电路被配置为使用最近执行的程序指令序列的标识符值作为该标识符预测表电路内的索引，以便预测下一程序指令序列的标识符值。因此，在刚被执行的程序指令序列的标识符值和预测的待执行下一程序指令序列的预测标识符值之间提供了一种查找。预测电路32还可包括目标预测表电路，该目标预测表电路被配置为使用下一程序指令序列的标识符作为到该目标预测表电路的索引，以便对预测执行目标进行预测。因此，预测的下一程序指令序列可被用于为该下一程序指令序列查找预测目标执行电路。预测电路32可包括反馈生成器电路，反馈生成器电路用于为每个程序指令序列确定性能数据，该性能数据指示执行该序列所花费的时间和针对第一执行电路和第二执行电路中的每个执行该序列所消耗的能量中的至少一者。该性能数据然后可被用于形成数据，该数据指示第一执行电路和第二执行电路中哪个应作为给定程序指令序列的预测执行目标。性能数据可基于由第一执行电路和第二执行电路的中至少一个执行程序指令序列期间获取的检测到的实际状态信息/数据。替代地或此外，性能数据可基于第一执行电路和第二执行电路中的至少一个对程序指令序列的模型化(modeled)执行。图2以耦合于包括预测电路在内的控制电路的复合核心(compositecores)的形式示意性地示出了第一执行电路4和第二执行电路6。具体地，图2示出了散列生成电路34、标识符预测表电路36、以及目标预测表电路38。如下面将进一步描述的，程序指令序列在术语上也可被称为“超迹”。如也将进一步描述的，非顺序指令还被视为程序流内的后边缘(BE)。通用应用通常展示不规则的动态代码行为，但经常跟随规则的代码结构。可动态地学习以识别这些规则的代码序列或超迹(在下面被解释)的控制器可将代码预先映射到后端(第一/第二执行电路)，以得到改进的能源效率。尽管使用编译器来基于静态控制流剖析(profiling)检测程序内的规则微相是可能的，但其无法获取数据流模式强加的规则性。本技术使用低开销硬件机制来建立超迹并使用简单的基于关联的预测表对其进行预测。图2示出了用于调度超迹到最有效后端上的预测方法的概述。方框1(第1部分)包含动态地定义超迹边界以及创建伪唯一超迹ID。方框2(第2部分)示出用于预测未来超迹的基于关联的表。方框3(第3部分)示出了超迹到核心后端预测器表。方框4是在误预测的情况下用正确值更新预测表的反馈机制。复合核心看到的后边缘PC被散列于到下一超迹预测器(方框1)的索引。该索引引用来自后端预测器PHT(方框2)的条目以决定是否要求执行的迁移。反馈生成器(方框3)监测动态性能并相应地更新表。建立超迹为了具有可预测的行为，切换边界应封闭重复发生的间隔。为标识超迹，本技术使用与迹或帧类似的概念。迹被定义为具有高可能性背靠背(back-to-back)执行的指令序列或基本块，而不论是否存在介于中间的控制指令。这些可被静态地和动态地标识，覆盖动态指令的大约70％。本工作中使用的控制器在在后边缘边界被定义的迹的周围被组织。后边缘为分支到否定地放置的程序计数器(PC)(PC目标＜PC当前)的控制指令(分支指令、函数调用指令和返回指令)。它们在代码的动态实例内获取最频繁发生的循环路径(例如，环路)。因为或函数调用或其返回将是后边缘，迹还考虑函数主体。使用反向分支背后的直觉是其目标PC用作全局再收敛点。特定指令的控制再收敛点被定义为将最终被达到的未来动态指令，不管任何非例外的中间控制流的结果。这些选择的点描绘的迹作为迹处理器和动态多线程处理器内的控制独立代码块。通过忽略这些再收敛点之间的中间分支(其占全部静态分支的大约93％)，未来的迹可以较高精度被预测。使用后边缘作为切换点的另一优势是误预测的后边缘引起流水线冲洗(flush)，以便从错误推测的指令恢复。这部分地隐藏了在线程选择迁移的情况下由架构强加的流水线排出(pipelinedrain)。后边缘在SPEC基准套件中频繁发生，平均每53条指令发生一次。现有的细粒(fine-grain)异构核心不能以这样的粒度切换核心。因此后边缘迹被合并在一起直到最小指令长度边界已被越过。该受其中指令的数目约束的块被称为超迹。对于细粒切换，该最小长度被实验性地发现为大约每超迹300指令，且可上升至10000指令或低至100指令。在该最小长度以下，核心架构强加的切换成本否定了能量益处。图3借助其主体内具有函数调用的示例环路形象地描述了迹的运行时间构造。来自点C处函数的返回以及返回点A处的环路头部是硬件观察的后边缘，动态地创建迹T2和T3。若在T2和T3中均累积地存在大约300指令，则硬件定义序列(T2+T3)为一个超迹。超迹(T2+T3)代表该环路，并且其特性将确定其未来应运行在哪个后端上。预测超迹基于关联的预测器被用于预测下一超迹。各种工作已展示了基于路径的多分支预测器的有效性。使用该预测器的优势在于其使用基于路径的关联获取程序上下文的能力。由于超迹受限于最大指令长度，每个超迹的后边缘数目为可变的。例如，对于300指令的超迹长度，该数目在平均4lbm和20mcf之间变化，且所有基准中每个超迹平均有12个后边缘。由1000指令组成的超迹在所有基准中平均具有大约35个后边缘。理想地，用于在预测表内索引的超迹ID应是形成该超迹ID的所有后边缘PC的级联。但诸如硬件开销之类的实际限制授权对可用于唯一地标识超迹的后边缘数目的限制。灵敏度研究被执行用于预测的精度，使用超迹内最后12、15、21、以及30后边缘以形成其ID。分析显示保持最后15后边缘是足够准确的，以最小开销提供低混叠。该分析使用类似于Q.Jacobson、E.Rotenerg、以及J.E.Smith在基于路径的下一迹预测中描述的索引机制。在1997年30th年度ACM/IEEE微体系结构国际研讨会论文集的第14-23页中，创建伪唯一超迹ID，如图4所示。相比于较老的后边缘，本技术通过散列更多其位给最近看见的后边缘更高的优先级。该方法背后的直觉为最近执行的分支更可能指示下一执行的代码。索引生成机制的特定参数被实验性地确定。生成的超迹ID被用于索引由该迹的两个可能后继构成的双向关联预测表(图2)。由于当之前超迹的最后指令为已知时做出下一超迹预测。为使用该信息，下一PC的最后三位(不包括字节偏移量)和每个超迹的散列超迹ID一起存储。该头部PC作为标签以选择表内两个潜在后继中的一个。每个后继ID的2-位饱和计数器被用于选择替换候选者。在非正确预测的情况下，表由正确后继更新。具有较低计数器值的条目被降级，或若计数器为零则被删除。在正确预测的情况下，自信计数器增加1。调度超迹控制器在循环迹的行为可基于其个体的特性结合其出现的上下文(超迹)来估计的假设之上被建立。控制器使用该两条信息以将超迹映射到最有效的后端。简单的2-位饱和计数器用于预测超迹应在大(Big)(4)后端上被执行还是应在小(Little)(6)后端(图2)上被执行。由超迹预测器输出的超迹ID被用于索引引导程序到任一后端的模式历史表(PHT)。与更复杂预测器(例如，2级自适应局部预测器和全局预测器)的比较显示，从更高复杂度实现的精度增益对于保证额外的硬件是不足够显著的。对该后端预测器的反馈由获取超迹的微体系结构特性的性能模型给出。给定性能目标，阈值控制器提供平均每超迹性能损失阈值，低于该阈值时切换到Little(6)是当前有利的。调谐比例-积分(PI)反馈控制环路通过观察当前性能的近似缩放该阈值到目标性能设定点。该性能监测由线性回归模型辅助，该线性回归模型估计目标性能(仅Big)以及观察当前性能(Big+Little)。系统使用线性回归模型，该线性回归模型使用性能度量(例如，高速缓存缺失的数目、分支误预测、代码中固有的ILP(指令级别并行性)和MLP(存储器级别并行性)及其对之前执行的超迹的依赖性)在不活跃的后端上估计超迹的性能。这些度量简洁地获取个体超迹的特性并可被用于确定可有效最好地提取其性能的资源。例如，若超迹为具有高ILP的计算密集型环路，在Big乱序后端上运行该超迹通常是更好的。然而，若超迹为存储器密集型背靠背功能，相关负载缺失可潜在地使核心失速(stall)。若在Little上运行该超迹将消耗较少的能量。在超迹的执行结束时，将其观察的性能与阈值进行比较，并因此其PHT条目被更新以显示其在Big(4)或Little(6)上执行的趋势。尽管本发明的说明性的实施例在本文已参考附图被详细地描述，将理解的是，本发明不限于那些精确的实施例，以及在不脱离由所附权利要求定义的本发明的范围和精神的情况下，各种变化和修改可由本领域技术人员实现。