1.一种数据拷贝方法，其特征在于，包括：
直接内存访问DMA控制器通过加速一致性接口ACP从目标数据的源物理地址对应的存储空间读取所述目标数据；所述源物理地址对应的存储空间包括第一缓冲区；
所述DMA控制器通过所述ACP将所述目标数据存储至所述目标数据的目的物理地址对应的存储空间；所述目的物理地址对应的存储空间包括第二缓冲区。
2.根据权利要求1所述的方法，其特征在于，所述DMA控制器通过ACP从目标数据的源物理地址对应的存储空间读取所述目标数据，包括：
所述DMA控制器向内存管理单元MMU发送所述目标数据的源虚拟地址，使得所述MMU将所述源虚拟地址转换为所述源物理地址，并通过所述ACP向缓存控制器发送所述源物理地址；
所述DMA控制器接收所述缓存控制器依次通过所述ACP和所述MMU返回的所述目标数据；所述目标数据为所述缓存控制器从所述第一缓冲区中读取的所述源物理地址的存储空间存储的数据；或者所述目标数据为所述缓存控制器从所述第一缓冲区对应的输入输出IO设备或存储设备中读取的所述源物理地址的存储空间存储的数据。
3.根据权利要求2所述的方法，其特征在于，所述DMA控制器通过所述ACP将所述目标数据存储至所述目标数据的目的物理地址对应的存储空间，包括：
所述DMA控制器向所述MMU发送所述目标数据和所述目标数据的目的虚拟地址，使得所述MMU将所述目的虚拟地址转换为所述目的物理地址，并通过所述ACP向所述缓存控制器发送所述目标数据和所述目的物理地址；所述目标数据和所述目的物理地址用于使得所述缓存控制器将所述目标数据写入所述第二缓冲区中所述目的物理地址的存储空间中，或者，将所述目标数据写入所述第二缓存区对应的IO设备或存储设备中的所述目的物理地址的存储空间。
4.根据权利要求3所述的方法，其特征在于，所述DMA控制器向所述MMU发送所述目标数据的源虚拟地址之前，所述方法还包括：
所述DMA控制器接收中央处理器CPU发送的传输通道的配置信息；所述配置信息包括所述源虚拟地址和所述目的虚拟地址；所述传输通道为所述目标数据对应的所述DMA控制器中的数据传输通道；
所述DMA控制器将所述传输通道的源地址配置为所述源虚拟地址；
所述DMA控制器将所述传输通道的目的地址配置为所述目的虚拟地址。
5.一种直接内存访问DMA控制器，其特征在于，包括：
读取模块，用于通过加速一致性接口ACP从目标数据的源物理地址对应的存储空间读取所述目标数据；所述源物理地址对应的存储空间包括第一缓冲区；
写入模块，用于通过所述ACP将所述目标数据存储至所述目标数据的目的物理地址对应的存储空间；所述目的物理地址对应的存储空间包括第二缓冲区。
6.根据权利要求5所述的DMA控制器，其特征在于，所述DMA控制器还包括：
发送模块，用于向内存管理单元MMU发送所述目标数据的源虚拟地址，使得所述MMU将所述源虚拟地址转换为所述源物理地址，并通过所述ACP向缓存控制器发送所述源物理地址；
接收模块，用于接收所述缓存控制器依次通过所述ACP和所述MMU返回的所述目标数据；所述目标数据为所述缓存控制器从所述第一缓冲区中读取的所述源物理地址的存储空间存储的数据；或者所述目标数据为所述缓存控制器从所述第一缓冲区对应的输入输出IO设备或存储设备中读取的所述源物理地址的存储空间存储的数据。
7.根据权利要求6所述的DMA控制器，其特征在于，
所述发送模块，还用于向所述MMU发送所述目标数据和所述目标数据的目的虚拟地址，使得所述MMU将所述目的虚拟地址转换为所述目的物理地址，并通过所述ACP向所述缓存控制器发送所述目标数据和所述目的物理地址；所述目标数据和所述目的物理地址用于使得所述缓存控制器将所述目标数据写入所述第二缓冲区中所述目的物理地址的存储空间中，或者，将所述目标数据写入所述第二缓存区对应的IO设备或存储设备中的所述目的物理地址的存储空间。
8.根据权利要求7所述的DMA控制器，其特征在于，
所述接收模块，还用于在所述发送模块向所述MMU发送所述目标数据的所述源虚拟地址之前，接收中央处理器CPU发送的传输通道的配置信息；所述配置信息包括：所述源虚拟地址和所述目的虚拟地址；所述传输通道为所述目标数据对应的所述DMA控制器中的数据传输通道；
所述DMA控制器，还包括：
配置模块，用于将所述传输通道的源地址配置为所述源虚拟地址，将所述传输通道的目的地址配置为所述目的虚拟地址。
9.一种计算机系统，其特征在于，包括：直接内存访问DMA控制器、加速一致性接口ACP及缓冲存储器；所述DMA控制器通过所述ACP与所述缓冲存储器连接；所述缓冲存储器包括第一缓冲区和第二缓冲区；
所述DMA控制器为上述权利要求5至权利要求8中任一项权利要求所述的DMA控制器。