一种基于PCIE的通信板系统的制作方法

本发明涉及光纤通信技术领域，具体的涉及一种基于PCIE的通信板系统。

背景技术：

随着光纤技术的发展，光纤数据传输已成为光纤应用中的重要技术问题之一，利用传统的数据传输总线实现光纤与PC机之间数据交换，常常发生传输瓶颈，很大程度上制约了光纤高速传输数据的优势。

技术实现要素：

针对上述现有技术存在的问题，本发明在现有技术基础之上作进一步改进，本发明涉及一种基于PCIE的通信板系统，本发明通过PCIE总线实现PC机与光纤之间的数据传输，数据传输稳定性好，传输速度快。

本发明通过以下技术方案实现上述发明目的。

一种基于PCIE的通信板系统，包括光纤接口、FPGA1和FPGA2，所述光纤接口共有两路，每路光纤接口的传输速率均为2.56Gbps，所述FPGA1与光纤接口通信，FPGA1用于接收和发送光纤数据，所述FPGA2与FPGA1之间通过64根互联总线连接，FPGA2通过PCIe×8与PC机交换光纤数据。

本发明采用FPGA1实现光纤数据的接收与发送，然后通过64根互联线实现光纤数据与FPGA2芯片的交换，最终通过FPGA2芯片实现数据与PC机的交换，其电路结构简单，易于调试制作，而且成本低廉，光纤数据传输稳定性好，传输速度快。

进一步的，所述FPGA1自带12对Rapid I/O接口，以满足光纤接口高速率的数据传输。

进一步的，所述FPGA1外挂2片1MB的SRAM，用于光纤数据的缓存，从而能够有充足的时间进行两片FPGA之间数据的传输。

进一步的，所述64根互联总线连接在一个BANK内，以保证数据传输到达的一致性。

进一步的，所述FPGA1还连接有DA芯片，FPGA1通过DA芯片转换和传输光纤数据，DA芯片的输出接口为SMA。

进一步的，所述DA芯片的位宽为12bits，DA芯片的输出幅度为±1V，DA芯片通过一运算放大器调节输出幅度。

进一步的，还包括一个100M的晶振，所述晶振通过一时钟驱动输出一路单端时钟到FPGA2，输出两路单端时钟到FPGA1，还输出两路差分时钟供给光纤。

进一步的，所述FPGA1外接有BIT指示灯和工作指示灯。

进一步的，其外形尺寸为215mm×111mm×1.8mm。

本发明与现有技术相比，至少具有以下益效果：

本发明采用FPGA1实现光纤数据的接收与发送，然后通过64根互联线实现光纤数据与FPGA2芯片的交换，最终通过FPGA2芯片实现数据与PC机的交换，其电路结构简单，易于调试制作，而且成本低廉，光纤数据传输稳定性好，传输速度快。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：

图1为本发明的原理框图；

图2为本发明中DA芯片连接示意图；

图3为本发明中时钟分配示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。

实施例1：

如图1所示，一种基于PCIE的通信板系统，包括光纤接口、FPGA1和FPGA2，光纤接口共有两路，每路光纤接口的传输速率均为2.56Gbps， FPGA1与光纤接口通信，FPGA1用于接收和发送光纤数据， FPGA2与FPGA1之间通过64根互联总线连接，FPGA2通过PCIe×8与PC机交换光纤数据，PCIe×8选用XILINX公司的芯片实现。

本发明采用FPGA1实现光纤数据的接收与发送，然后通过64根互联线实现光纤数据与FPGA2芯片的交换，最终通过FPGA2芯片实现数据与PC机的交换，其电路结构简单，易于调试制作，而且成本低廉，光纤数据传输稳定性好，传输速度快。

实施例2：

本实施例是在上述实施例基础上做的进一步改进，如图1所示，在本实施例中，FPGA1选用自带12对Rapid I/O接口的，FPGA1和FPGA2可以均选择ALTERA公司的EP1S25F780 C5芯片，以满足光纤接口高速率的数据传输。FPGA1外挂2片1MB的SRAM，用于光纤数据的缓存，从而能够有充足的时间进行两片FPGA之间数据的传输。FPGA1和FPGA264根互联总线在一个BANK内，以保证数据传输到达的一致性。

实施例3：

本实施例是在上述实施例基础上做的进一步改进，如图1和图2所示，在本实施例中， FPGA1还连接有DA芯片，FPGA1通过DA芯片转换和传输光纤数据，DA芯片的输出接口为SMA。DA芯片的位宽为12bits，DA芯片的输出幅度为±1V，DA芯片通过一运算放大器调节输出幅度。

实施例4：

本实施例是在上述实施例基础上做的进一步改进，如图1、图2和图3所示，在本实施例中，本发明还包括一个100M的晶振，晶振通过一时钟驱动输出一路单端时钟到FPGA2，输出两路单端时钟到FPGA1，还输出两路差分时钟供给光纤，时钟驱动芯片支持12路LVDS与24路CMOS时钟输出。

实施例5：

本实施例是在上述实施例基础上做的进一步改进，如图1所示，在本实施例中进一步的，所述FPGA1外接有BIT指示灯和工作指示灯。本发明的外形尺寸为215mm×111mm×1.8mm。

如上所述，可较好的实施本发明。