一种智能锁屏装置及其锁屏方法与流程

本发明涉及显示器领域，具体涉及一种智能锁屏装置及其锁屏方法。

背景技术：

在大屏矩阵及电视墙的应用中，通常是由多个或十几个显示控制器输出显示再由显示器组成一个大的显示矩阵，显示器接口类型通常会以VGA，DVI，HDMI为主。由于专业显卡的成本居高不下，多数应用场合中会采用普通的商业显卡，然而商业显卡由于其应用场景，芯片厂家已经固化了其输出的方式和模式。在未接如显示器的时候显卡会自动关闭掉该路显卡的输出。

在多路显示输出的应用中，如果其中一个显示输出被断开，则其它显示接口原定的顺序也会变乱。在现实应用中，市场上出现了EDID模拟器来应对这些问题的发生。但是常规的EDID模拟器多数只提供自身自有的显示分辨率格式，在设备掉电重启后会仍然会存在显示异常的问题，对实际应用带来了居多的不便。

技术实现要素：

本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种智能锁屏装置，自动获取显示器的EDID信息，并主动判断锁屏需求，可以有效地解决多显示器拼接显示时的连接线异常引起的拼接屏系统显示异常或软件异常等问题。

本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种智能锁屏装置的锁屏方法，自动获取显示器的EDID信息，并主动判断锁屏需求，可以有效地解决多显示器拼接显示时的连接线异常引起的拼接屏系统显示异常或软件异常等问题。

本发明解决其技术问题所采用的技术方案是：提供一种智能锁屏装置，该智能锁屏装置设置在主机和多个显示器之间，实现多个显示器同时锁屏，该智能锁屏装置包括主控单元、若干显示输出单元和存储单元，该主控中心分别与主机、显示输出单元和存储单元连接，该显示输出单元分别与对应的显示器连接；其中，

该主机的显示信息通过显示输出单元传输到对应的显示器中并显示；

当主控单元接收到主机的锁屏指令时，会主动通过显示输出单元将对应显示器的EDID信息存储到存储单元中，并自动切换EDID的访问通道，保持显示器的接入侦测为正常接入状态，保持显示输出，实现锁屏。

其中，较佳方案是：该主控单元包括主控处理器和逻辑控制电路，该主控处理器分别与主机、逻辑控制电路、显示输出单元和存储单元连接，该逻辑控制电路分别与显示输出单元和存储单元连接；其中，

当主控处理器接收到主机的锁屏指令时，该主控处理器通过逻辑控制电路获取对应显示器的EDID信息，并通过逻辑控制电路把获取到的EDID信息存储到存储单元中，并通过逻辑控制电路将显示输出单元的EDID通道切换到对应的存储单元，保持显示器的接入侦测为正常接入状态，实现锁屏。

其中，较佳方案是：该存储单元包括若干存储空间，该逻辑控制电路用于选择对应的存储空间及控制显示器的接入侦测的状态，该主控处理器读取显示器EDID内容并将对应的EDID信息写入到选择的存储空间中。

其中，较佳方案是：该显示输出单元包括显示输出接口和显示控制器，该显示输出接口分别与对应的显示器连接，该显示控制器与逻辑控制电路连接；其中，

该显示控制器分别与对应的显示输出接口连接，显示控制器用于读取显示器以及对应的存储单元，该显示控制器通过逻辑控制电路判断的状态获取对应的显示器EDID信息，或对应的存储单元存储的EDID信息，并根据逻辑控制电路判断的显示器的接入侦测的状态，实现智能锁屏。

其中，较佳方案是：该智能锁屏装置还包括一锁屏开关，该锁屏开关与主控处理器连接，该主控处理器接收到锁屏开关的锁屏开启指令时实现锁屏，或者该主控处理器接收到锁屏开关的锁屏关闭指令时解除锁屏。

其中，较佳方案是：该锁屏开关包括延时模块，该延时模块在预设时间内均检测到开启信号或关闭信号时，该锁屏开关产生强制锁屏开启指令或锁屏关闭指令。

其中，较佳方案是：该主机包括PCH模块，该主控处理器与PCH模块连接，该PCH模块通过I2C传输方式或Uart传输方式将锁屏指令发送到主控处理器中。

其中，较佳方案是：该智能锁屏装置包括锁屏指示模块，该锁屏指示模块与主控处理器连接，该锁屏指示模块用于在锁屏过程中以及锁屏完成后进行对应的状态指示。

本发明解决其技术问题所采用的技术方案是：提供一种智能锁屏装置的锁屏方法，包括步骤：

接收到锁屏指令；

依次读取对应显示器的EDID信息，并存储到对应的存储空间中；

当读取数据或写入数据异常时，输出锁屏异常指示，并重新进入接收指令状态等待接收指令，若在预设时间内接收到继续锁屏的指令，重新读取前次读取的异常显示器的EDID信息并将EDID信息存储到相应的存储空间中，继续执行锁屏；

若在预设的时间内未收到继续锁屏的指令，则终止当前锁屏。

其中，较佳方案是：在主机掉电关机重新开机时，主控处理器会主动检查关机前的锁屏状态，并根据检查到的结果恢复至关机前状态。

本发明的有益效果在于，与现有技术相比，本发明通过设计一种智能锁屏装置及其锁屏方法，为多个显示控制器的输出进行同时锁屏，并可以提供与现实应用所需要的相同显示信息，同时在显示器被拔出、再次插回时显示输出的布局不会发生任何的变化，同时提供硬件开关锁屏、解锁和软件指令锁屏、解锁等多种操作应用方法，在硬件锁屏和解锁上还具有延时判断，不会由于意外碰触开关导致解锁，在开机上电时自动对前一次关机前的状态进行判断能有效地满足现实应用的各种应用场景。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是本发明智能锁屏装置的结构框图；

图2是本发明智能锁屏装置的具体结构框图；

图3是本发明主控处理器的电路原理示意图；

图4是本发明VGA显示控制器的电路原理示意图；

图5是本发明HDMI显示控制器的电路原理示意图；

图6是本发明VGA显示输出接口的电路原理示意图；

图7是本发明模拟负载电路的电路原理示意图；

图8是本发明HDMI显示输出接口的电路原理示意图；

图9是本发明存储单元的电路原理示意图；

图10是本发明基于VGA显示信息的逻辑控制电路的电路原理示意图；

图11是本发明基于HDMI显示信息的逻辑控制电路的电路原理示意图；

图12是本发明PCH模块的电路原理示意图；

图13是本发明锁屏开关和锁屏指示模块的电路原理示意图；

图14是本发明主控处理器上电的流程图；

图15是本发明正常锁屏的流程图；

图16是本发明强制锁屏的流程图；

图17是本发明解除锁屏的流程图。

具体实施方式

现结合附图，对本发明的较佳实施例作详细说明。

如图1和图2所示，本发明提供一种智能锁屏装置的优选实施例。

一种智能锁屏装置10，该智能锁屏装置10设置在主机20和多个显示器30之间，实现多个显示器30同时锁屏，该智能锁屏装置10包括主控单元11、若干显示输出单元12和存储单元13，该主控中心分别与主机20、显示输出单元12和存储单元13连接，该显示输出单元12分别与对应的显示器30连接；其中，

该主机20的显示信息通过显示输出单元12传输到对应的显示器30中并显示；

当主控单元11接收到主机20的锁屏指令时，会主动通过显示输出单元12将对应显示器30的EDID信息存储到存储单元13中，并自动切换EDID的访问通道，保持显示器30的接入侦测为正常接入状态，保持显示输出，实现锁屏。并通过显示输出单元12将根据EDID信息输出正确的显示分辨率，将显示信息输出给显示器30中并显示，即使显示器30被摘除显示输出信号仍然可以保持显示。

进一步地，该主控单元11包括主控处理器111和逻辑控制电路112，该主控处理器111分别与主机20和逻辑控制电路112连接，该逻辑控制电路112分别与显示输出单元12和存储单元13连接；其中，

当主控处理器111接收到主机20的锁屏指令时，该主控处理器111通过逻辑控制电路112获取对应显示器30的EDID信息，并通过逻辑控制电路112存储到存储单元13中，并通过逻辑控制电路112将显示输出单元12的EDID通道切换到对应的存储单元13，保持显示控制器121的显示器30接入侦测为正常接入状态，实现锁屏。该显示输出单元12根据显示器30是否接入侦测状态以及EDID信息正确配置输出显示信号，显示输出传输到对应的显示器30中并显示，即使在显示器30被摘除显示输出信号仍然可以保持。

进一步地，该存储单元13包括若干存储空间，该逻辑控制电路112用于选择对应的存储空间以及选择对应的显示输出接口通道和对应存储空间的地址控制，该主控处理器111通过逻辑控制电路112读取显示器30的EDID信息或把对应的EDID信息写入到选择的存储空间中以及逻辑通道选择和锁屏控制的输出。

进一步地，该显示输出单元12包括显示输出接口122和显示控制器121，该显示输出接口122分别与对应的显示器30连接，输出接口122与显示控制器121连接，该逻辑控制电路112分别与显示输出接口122和显示控制器121连接；其中，

该显示控制器121分别与对应的显示输出接口122连接，显示控制器121用于读取显示器30以及对应的存储单元13，该显示控制器121通过逻辑控制电路112判断的状态获取对应的显示器EDID信息，或获取对应的存储单元存储13的EDID信息，并根据逻辑控制电路112判断的显示器30的接入侦测的状态，确定是否需要输出显示，实现智能锁屏。

进一步地，该智能锁屏装置10还包括一锁屏开关40，该锁屏开关40与主控处理器111连接，该主控处理器111接收到锁屏开关40的锁屏开启指令时实现锁屏，或者该主控处理器111接收到锁屏开关40的锁屏关闭指令时解除锁屏。

其中，该锁屏开关40输入控制在主控处理器111中还建立了延时模块，该延时模块在预设时间内均检测到开启信号或关闭信号时，该锁屏开关40产生强制锁屏开启指令或锁屏关闭指令。

进一步地，该主机20包括PCH模块21，该主控处理器111与PCH模块21连接，该PCH模块21通过I2C传输方式或Uart传输方式将正常锁屏、强制、解除锁屏指令发送到主控处理器111中。

进一步地，该智能锁屏装置10包括锁屏指示模块50，该锁屏指示模块50与主控处理器111连接，该锁屏指示模块50用于在锁屏过程中以及锁屏完成后进行对应的状态指示。

如图3所示，本发明提供一种主控处理器的较佳实施例。

主控处理器111为一MCU(U4)，MCU优选为M054MCU，也可以使用任何一款MCU做功能替代。其IO配置包括多种类型，包括GPIO Output、GPIO Input、I2C、Uart等，分别与连接的功能进行连接。其中，存储单元13简称EPROM。

其中，GPIO Output的相关信号所对应的引脚为P0.0～P0.7、P2.0～P2.3、P2.5、P3.6和P4.3，且P0.0～P0.7、P2.0～P2.3与逻辑控制电路112连接，P2.5与存储单元13连接，P3.6与显示输出接口122连接，P4.3与锁屏指示模块50连接，用于在锁屏阶段MCU选择对应的显示接口操作、执行锁屏指令和锁屏指示。

其中，GPIO Input的相关信号所对应的引脚为P1.2、P1.3和P3.3，且P1.2和P1.3与PCH模块21连接，P3.3与锁屏开关40，用于系统运行状态判别、自动启动锁屏状态、锁屏输入。

其中，I2C的相关信号所对应的引脚为P3.4、P3.5、P4.5和P4.4，且P3.4和P3.5与PCH模块21连接，P4.5和P4.4与逻辑控制电路112连接，分别用在MCU获取显示器信息以及操作EPROM用途和接收上位主机20系统下达锁屏以及解锁命令用途；UART的相关信号所对应的引脚为P3.1和P3.0，其与PCH模块连接，用于接收上位主机20系统下达锁屏以及解锁命令。

如图4和图5所示，本发明提供显示控制器的较佳实施例。

参考图4，显示控制器121可为任何一种标准VGA显示控制器121，输出信号PORT*_DACROA/PORT*_DACGOA/PORT*_DACBOA为显示输出的三基色信号，该信号与显示输出接口122连接，PORT*_AHSYNCO/PORT*_AVSYNCO为显示输出的行场同步信号，该信号的输出端与显示输出接口122连接。

其中，PORT*_CRT_DDCCLK/PORT*_CRT_DDCSDA为显示输出的EDID I2C通道，用于获取显示信息，与逻辑控制电路112的其中一组I2C连接。

参考图5，显示控制器121可为任何一种标准HDMI、DVI显示控制器121，输出信号HDMI*_TX0_O_DP/DN,HDMI*_TX1_O_DP/DN,HDMI*_TX2_O_DP/DN为显示输出的数据信号，HDMI*_CLK_O_DP/DN为显示输出的时钟同步信号。

其中，该两种信号是显示信息的关键信号并与显示输出接口122连接，PORT*_GPU_SCL/PORT*_GPU_SDA为显示输出的EDID I2C通道，用于获取显示信息，与逻辑控制电路112的其中一组I2C连接；HDMI*_HPD为显示器插入侦测信号，与逻辑控制电路112连接。

如图6、图7和图8所示，本发明提供显示输出接口的较佳实施例。

参考图6，三基色R、G、B分别与显示控制器121的PORT*_DACROA/PORT*_DACGOA/PORT*_DACBOA连接，同时还与模拟负载电路连接；行场同步的输入信号PORT*_AHSYNCO/PORT*_AVSYNCO与显示控制器121连接，EDID信号PORT*_DISPLAY_SCL/PORT*_DISPLAY_SDA与逻辑控制电路112连接。

其中，PORT*_VGA_DET_N为显示器线材是否插入的侦测信号，采用的VGA的Pin5和Pin10的两个地Pin，显示器插入后该Pin为低电平；该信号与模拟负载电路连接；常规应用中接口线路应该还需要ESD防护器件，附图中未显示。

参考图7，R13、R16、R18为75欧姆电阻，Q7，Q8，Q9为NPN三极管，R14、R15、R17、R19为常规的电阻不做特殊限定。

其中，PORT*_DACROA/PORT*_DACGOA/PORT*_DACBOA信号与显示输出接口122的对应接口连接，PORT*_VGA_DET_N为逻辑判断输入Pin，与显示输出接口122以及逻辑判断电路的对应信号连接。

参考图8，HDMI*_TX0_O_DP/DN,HDMI*_TX1_O_DP/DN,HDMI*_TX2_O_DP/DN为显示输出的数据信号，HDMI*_CLK_O_DP/DN为显示输出的时钟同步信号。

其中，该两种信号是显示信息的关键信号与显示控制器121输出电路连接，PORT*_DISPLAY_SCL/PORT*_DISPLAY_SDA为显示输出的EDID I2C通道，与逻辑控制电路112的其中一组I2C连接；PORT*_HDMI_HPD为显示器插入侦测信号，与逻辑控制电路112连接；常规应用中接口线路应该还需要ESD防护器件，附图中未显示。

如图9所示，本发明提供存储单元的较佳实施例。

U1为AT24C02EPROM芯片，与常规显示器内集成的EPROM芯片一致，芯片的Pin1默认上拉为高电平，地址为A2，可以由逻辑电路输出的PORT_LOCK_N信号控制为低电平，即为锁屏状态时，地址变更为A0，该地址与常规的显示器EDID地址一致。该电路的EPROM地址Pin1，Pin2，Pin3的高低电平不同可以对应不同的地址变化。

采用其它地址作为默认的地址也是本发明的范畴。其中，PORT*_EPROM_SCL/PORT*_EPROM_SDA为EPROM I2C信号，该信号与逻辑控制电路112的一组I2C连接，同时与显示控制器121的EDID I2C连接。

如图10和图11所示，本发明提供逻辑控制电路的较佳实施例。

参考图10，Q5,Q6,Q11,Q4为常规的NPN MOS管，Q1,Q2,Q3为节省面积采用了双NPN MOS管，Q1,Q2，Q3也可以采用常规的单个NPN MOS管或用其它专用电子开关替代。MCU_MASTER_SCL/MCU_MASTER_SDA与MCU连接为MCU获取显示信息以及EPROM读写操作的信号；PORT*_GPU_SCL/PORT*_GPU_SDA与显示控制器121的EDID连接，PORT*_DISPLAY_SCL/PORT*_DISPLAY_SDA与显示输出接口122的EDID连接，PORT*_EPROM_SCL/PORT*_EPROM_SDA与EPROM连接，Q2，Q3采用低成本的背靠背的设计，可以防止在多路控制电路应用中MCU操作其中一路时，对其它显示器30端I2C的信号跳变可能产生的串扰，如果采用成本较高的电子开关该现象也可以得到避免。

PORT*_EPROM_READY_N为I2C选通的控制信号，与MCU连接。MCU初始化完成后PORT*_EPROM_READY_N默认为高电平，再对指定的端口进行操作时将指定端口的PORT*_EPROM_READY_N信号拉低，完成功能后再恢复拉高实现通道选择的自动切换；PORT_LOCK_N与EPROM连接，PORT_LOCK与MCU连接。

MCU初始化完成后PORT_LOCK默认为低电平，在执行锁屏指令时自动置为高电平。PORT_LOCK为高电平的时候EPROM的地址切换为A0，Q4DS导通PORT*_DISPLAY_I2C_EN为低电平,Q1截止显示器控制器和显示器的EDID断开连接。PORT*_VGA_DET_N与VGA模拟负载电路、VGA接口连接，DUMMY_LOAD与MCU连接。MCU初始化完成后DUMMY_LOAD电平为高电平Q11导通PORT*_VGA_DET_N为低电平，VGA模拟负载电路失效，在需要执行锁屏的时候与PORT_LOCK信号同步进行操作，变化为低电平，Q11截至输出为开路状态，PORT*_VGA_DET_N由外部上拉电阻R14及显示输出接口Pin5和Pin10驱动，VGA线材正常接入时PORT*_VGA_DET_N输出为低电平，在VGA线材被移除时PORT*_VGA_DET_N输出由R14上拉驱动为高电平，VGA模拟负载电路将自动生效。PORT*_DISKPLAY_SCL/PORT*_DISKPLAY_SDA与显示输出接口122连接。

参考图11，Q12,Q14,Q17,Q18为常规的NPN MOS管，Q10,Q15,Q16,Q19为节省面积采用了双NPN MOS管，Q10,Q15，Q16，Q19也可以采用常规的单个NPN MOS管或用其它电子信号开关替代。MCU_MASTER_SCL/MCU_MASTER_SDA与MCU连接为MCU获取显示器信息以及EPROM读写操作的信号；PORT*_GPU_SCL/PORT*_GPU_SDA与显示控制器121的EDID连接，PORT*_DISPLAY_SCL/PORT*_DISPLAY_SDA与显示输出接口122的EDID连接，PORT*_EPROM_SCL/PORT*_EPROM_SDA与EPROM连接，Q15，Q16采用低成本的背靠背的设计，可以防止在多路控制电路应用中MCU操作其中一路时，对其它显示器30端I2C的信号跳变可能产生的串扰显示器，如果采用成本较高的电子开关该现象也可以得到避免。

PORT*_EPROM_READY_N为I2C选通的控制信号，与MCU连接。MCU初始化完成后PORT*_EPROM_READY_N默认为高电平，再对指定的端口进行操作时将指定端口的PORT*_EPROM_READY_N信号拉低，完成功能后再恢复拉高实现通道选择的自动切换；PORT_LOCK_N与EPROM连接，PORT_LOCK与MCU连接。

MCU初始化完成后PORT_LOCK默认为低电平，在执行锁屏指令时自动置为高电平。PORT_LOCK为高电平的时候Q14导通，PORT_LOCK_N为低电平，EPROM的地址切换为A0；Q12导通，PORT*_DISPLAY_I2C_EN变为低电平Q10截止，显示器控制器和显示器的EDID断开连接。Q19的Pin2变高，输出端Pin6强制为低电平，即使Q19的Pin5输入PORT*_HDMI_HPD是低电平也不会影响到Q18的Pin1输入，Q18截止HDMI*_HPD输出为高电平，表示该路显示器30接口在位。PORT*_DISKPLAY_SCL/PORT*_DISKPLAY_SDA与显示输出接口122连接。

如图12所示，本发明提供PCH模块的较佳实施例。

PCH_PLTRST_N为平台复位信号，作为通知MCU系统平台已经就绪的提示信号，与MCU连接。

BIOS_POST_F_N为系统BIOS POST完成指示信号，用做通知MCU系统BIOS已经POST完成的提示信号，与MCU连接。

UART_RXD0/UART_TXD0为常规的串口信号，用做给MCU下发锁屏指令用途，与MCU连接。

SMB_CLK/SMB_DATA为系统I2C总线，用做给MCU下发锁屏指令用途，与MCU连接。

如图13所示，本发明提供锁屏开关和锁屏指示模块的较佳实施例。

锁屏开关40优选为点出开关，SW1为普通的点触开关，PORT_LOCK_IN_N是锁屏控制输出信号，与MCU连接，其是锁屏指令的硬件开关输入入口。

锁屏指示模块50优选为指示灯模块，D1为发光二极管，R24为限流电阻，PORT_LOCK_LED_N是锁屏状态指示灯的信号，锁屏过程中以及锁屏完成后可以根据需要做状态指示，比如亮灯或闪烁。

如图14所示，本发明提供主控处理器上电的较佳实施例。

MCU上电初始化对所有的IO进行初始化，P3.4/P3.5初始化为MASTER I2C,P4.5/P4.4初始化为Slaver I2C并指定可供主机20访问的Slaver地址，P1.2(BIOS_POST_F_N)/P1.3(PCH_PLTRST_N)/P3.3(PORT_LOCK_IN_N)为输入功能；P3.6(DUMMY_LOAD_N)/P2.5(PORT_LOCK)/P4.3(PORT_LOCK_LED_N)/P0.0(PORT*_EPROM_READY_N)等Pin初始化为输出功能，并根据需要将DUMMY_LOAD_N/PORT_LOCK_LED_N/PORT*_EPROM_READY_N默认输出为高电平，PORT_LOCK默认输出为低电平；在MCU的RAM中虚拟20个Byte作为本次状态查询及报告的暂存Buffer空间。

初始化完成后，为了规避主控桥片可能出现的复位时GPIO输出异常问题，首先判断P1.3状态，如果输入状态为高电平，则表示PCH模块21及系统已经就绪，继续判断P1.2状态，直至P1.2为高电平。

当P1.2为高电平输入时，将P0.0置为低电平，读取该通道A2地址的EPROM Byte0～Byte7的数据，如果读出结果为“00FF FF FF FF FF FF 00”与默认的EDID数据头一致，则表明需要继续执行锁屏指令，反之则不需要执行锁屏指令。

不需要锁屏时，将P0.0置为高电平，继续等待锁屏指令。

如果判定结果是需要执行锁屏，则将P0.0置为高电平、P2.5置为高电平完成EDID信号切换及EPROM地址的变更、P4.3置为低电平输出锁屏状态指示、P3.6置为低电平启动VGA模拟负载电路。

同时，将锁屏结果记录在Buffer空间供上位机查询用途，完成锁屏指令。

在上电开机时可以自动恢复前一次关机或掉电时的状态。

如图15所示，本发明提供正常锁屏的较佳实施例。

一种智能锁屏装置10的锁屏方法，包括步骤：

接收到锁屏指令；

依次读取对应显示器的EDID信息，并存储到对应的存储空间中；

当读取数据或写入数据异常时，输出锁屏异常指示，并重新进入接收指令状态等待接收指令，若在预设时间内接收到继续锁屏的指令，重新读取前次读取的异常显示器的EDID信息并将EDID信息存储到相应的存储空间中，继续执行锁屏；

若在预设的时间内未收到继续锁屏的指令，则终止当前锁屏。

进一步地，在主机掉电关机重新开机时，主动检查关机前的锁屏状态，并根据检查到的结果恢复至关机前状态。

具体地，在等待锁屏工作状态下，接收到I2C或者UART下达的锁屏指令，或者是侦测到P3.3有低脉冲输入时，启动正常锁屏流程。根据实际的端口数量从第一个端口开始置相应的PORT*_EPROM_READY_N信号低电平，并读取该通道显示器的EDID信息，并做校对。确认读取的数据无误后，将读取出来的EDID信息写入到地址为A2的EPROM中，再将该端口对应的PORT*_EPROM_READY_N置为高电平。依次执行，并记录每次的读取及写入的状况。

如与某个端口读取数据或写入数据异常时，置P4.3为5Hz频率的快速，输出锁屏异常指示，提示用户检查。并在重新启动接收指令，等待接收指令，如在1分钟内接收到继续锁屏的指令，则针对异常的端口进行第二次处理。如在1分钟内未收到任何的锁屏指令，则记录锁屏结果。置P3.6低电平，启动VGA模拟负载电路，P2.5置为高电平，完成EDID信号切换，以及EPROM地址的变更，P4.3保持5Hz频率输出，锁屏指示灯指示未正常完成锁屏。

如所有的端口操作正常，则记录锁屏结果，置P3.6低电平，启动VGA模拟负载电路(VGA锁屏才需要用到)，P2.5置为高电平，完成EDID信号切换，以及EPROM地址的变更，置P4.3低电平锁屏状态灯常量，指示锁屏正常。

如图16所示，本发明提供强制锁屏的较佳实施例。

强制锁屏的功能，只需要在第一个显示输出口上接上显示器，可以满足在施工现场或软件调试时显示设备未到位的调试工作。具体操作流程如下：

在等待锁屏工作下接收到P3.3低电平保持时间大于3秒钟，或者是I2C、UART总线上收到上位主机20下达的强制锁屏指令时，启动强制锁屏流程。

首先置PORT1_EPROM_READY_N为低电平，选通第一个端口的逻辑控制线路的I2C通道，然后获取显示器EDID信息，在校对无误后写入到当前通道的A2地址EPROM中，再置PORT1_EPROM_READY_N为高电平，再依次将相应的PORT*_EPROM_READY_N信号拉低，将数据写入相应的A2EPROM中，输入写入完毕后将PORT*_EPROM_READY_N置为高电平，直到所有的接口完成。

如遇到读取EDID数据或写入数据错误时置P4.3为5Hz频率的快速，输出锁屏异常指示，提示用户检查。记录锁屏结果，便于用户查询状态。置P3.6低电平，启动VGA模拟负载电路(VGA锁屏才需要用到)，P2.5置为高电平，完成EDID信号切换，以及EPROM地址的变更，P4.3保持5Hz频率输出，锁屏指示灯指示未正常完成锁屏。

如所有的端口操作正常，则记录锁屏结果，置P3.6低电平，启动VGA模拟负载电路，P2.5置为高电平，完成EDID信号切换，以及EPROM地址的变更，置P4.3低电平锁屏状态灯常量，指示锁屏正常。

如图17所示，本发明提供解除锁屏的较佳实施例。

在锁屏状态时，侦测到P3.3低电平保持时间超过5秒，或者接收到I2C、UART发送过来的解锁指令时，开始启动解锁流程，为快速解除锁屏指令，MCU只需要将第一个端口的EPROM数据做变更即可，将PORT1_EPROM_READY_N置为低电平，将该通道的本地EPROM数据的Byte0～Byte7全部置为“FF”，再将PORT1_EPROM_READY_N置为高电平。

进一步将P4.3/P3.6置为高电平，P2.5置为低电平。修改暂存Buffer中的锁屏状态，完成解锁流程。

本发明目的为多个显示控制器121的输出进行同时锁屏，并可以提供与现实应用所需要的相同显示器信息。在显示器被拔出、再次插回时显示输出的布局不会发生任何的变化，同时提供硬件开关锁屏、解锁和软件指令锁屏、解锁多种操作应用方法，在硬件锁屏和解锁上还具有延时判断，不会由于意外碰触开关导致解锁，在开机上电时自动对前一次关机前的状态进行判断能有效地满足现实应用的各种应用场景。

以上所述者，仅为本发明最佳实施例而已，并非用于限制本发明的范围，凡依本发明申请专利范围所作的等效变化或修饰，皆为本发明所涵盖。