一种ARINC429总线故障注入系统的制作方法

本发明涉及故障注入技术领域，更具体地说，尤其涉及一种ARINC429总线故障注入系统。

背景技术：

故障注入是指按照事先设计的故障模型，人为地在待检系统中引入故障的方法，促使系统出现错误和失效，通过观察比较系统在出现故障之后的状态反应对系统的可靠性进行评价。

目前，ARINC429总线故障注入的实现方式是，在完成一种故障项注入后，需要用户手动关闭这种故障项注入，并手动启动另一种故障项注入。即每进行一种故障项注入，需要用户进行两次手动操作，这样在进行多种故障项注入时，效率较低，且自动化程度较低。

技术实现要素：

有鉴于此，本发明提出一种ARINC429总线故障注入系统，欲解决现有故障注入方法效率低下，且自动化程度较低的技术问题。

为了解决上述技术问题，现提出的方案如下：

一种ARINC429总线故障注入系统，包括：ADC、FPGA模块、DAC和以太网接口，其中，

所述ADC，用于对接收的ARINC429信号进行模拟量到数字量的转换，并发送至所述FPGA模块；

所述FPGA模块，用于通过所述以太网接口与上位机连接，接收从所述上位机下发的故障注入序列信息，所述故障注入序列信息包括多个故障策略，以及每个所述故障策略的执行时间段；并用于在接收到所述故障注入序列信息时开始计时，在每个所述故障策略的执行时间段，根据相应的故障策略对接收到的ARINC429信号进行故障项注入，将完成故障项注入的ARINC429信号发送至所述DAC；

所述DAC，用于对接收到的所述完成故障注入的ARINC429信号进行数字量到模拟量的转换，并发送至待测ARINC429总线。

优选的，所述FPGA模块包括：故障注入序列控制单元、数据接收单元、故障匹配单元、故障注入单元和数据发送单元，其中，

所述故障注入序列控制单元，用于接收所述故障注入序列信息；在接收到所述故障注入序列信息后开始计时，在每个所述故障策略的执行开始时刻，将相应的故障策略发送至所述故障匹配单元，且将使能信号分别发送至所述故障匹配单元和所述故障注入单元；在每个所述故障策略的结束时刻，将禁能信号分别发送至所述故障匹配单元和所述故障注入单元；

所述数据接收单元，用于接收所述ADC发送的ARINC429信号，并按照ARINC429协议进行转换，得到ARINC429报文；

所述故障匹配单元，用于根据相应的故障策略对所述ARINC429报文进行匹配，得到要注入的故障项；

所述故障注入单元，用于对所述ARINC429报文进行所述故障项的注入；

所述数据发送单元，用于将完成故障项注入的ARINC429报文按照ARINC429协议进行转换，得到ARINC429信号并发送至所述DAC。

优选的，所述故障注入单元包括：物理层故障注入子单元、电气层故障注入子单元和协议层故障注入子单元，其中，

所述物理层故障注入子单元，用于物理层故障项的注入，所述物理层故障项包括短路故障、断路故障、串行阻抗故障和/或并行阻抗故障；

所述电气层故障注入子单元，用于电气层故障项的注入，所述电气层故障项包括幅值故障、斜率故障、占空比故障、速率故障和/或噪声故障；

所述协议层故障注入子单元，用于协议层故障项的注入，所述协议层故障项包括LABEL域替换故障，SDI域替换故障、数据域替换故障、SSM域替换故障、奇偶校验位故障、指定位故障和/或帧长度故障。

优选的，所述电气层故障注入子单元采用流水线处理方式。

优选的，每个所述故障策略包括多个匹配条件、以及与每个所述匹配条件对应的故障项，每个所述匹配条件包含其对应的优先级，所述故障匹配单元具体用于：

根据所述匹配条件的优先级，依次与所述ARINC429报文进行匹配，直到匹配成功为止，将匹配成功的匹配条件对应的故障项作为要注入的故障项。

优选的，所述故障注入序列信息还包括基于外部触发信号启动序列的命令或不基于外部触发信号启动序列的命令；

所述系统还包括：外部信号触发接口，用于接收外部触发信号；

所述FPGA模块，还用于接收所述故障注入序列信息是否基于所述外部触发信号启动的命令，且，若所述故障注入序列信息是基于外部触发信号启动，则在接收到所述外部触发信号后开始计时，并在每个所述故障策略的执行时间段，根据相应的故障策略对接收到的ARINC429信号进行故障项注入，将完成故障项注入的ARINC429信号发送至所述DAC。

优选的，所述系统还包括：

串联在所述待测ARINC429总线中的第一数字电位器，以及并联在所述待测ARINC429总线中的第二数字电位器，

所述物理层故障注入子单元，用于通过控制所述第一数字电位器的阻抗值实现串行阻抗故障注入，且通过控制所述第二数字电位器的阻抗值实现短路故障注入或并行阻抗故障注入。

与现有技术相比，本发明的技术方案具有以下优点：

上述技术方案提供的一种ARINC429总线故障注入系统，包括：ADC、FPGA模块、DAC和以太网接口，其中，FPGA模块，用于接收从上位机下发的故障注入序列信息，故障注入序列信息包括多个故障策略，以及每个所述故障策略的执行时间段；FPGA模块，还用于在接收到所述故障注入序列信息时开始计时，在每个所述故障策略的执行时间段，根据相应的故障策略对接收到的ARINC429信号进行故障注入，将完成故障注入的ARINC429信号通过DAC发送至待测ARINC429总线。用户配置好故障注入序列信息并通过上位机下发到本发明的ARINC429总线故障注入系统后，系统根据每个故障策略的执行时间段，按照顺序自动去执行，不需要用户过多的去执行操作，提高了多种故障项注入的自动化程度，且效率较高。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种ARINC429总线故障注入系统的结构示意图；

图2为本发明实施例提供的图1中FPGA模块的结构示意图；

图3为本发明实施例提供的一种故障匹配的方法的示意图；

图4为本发明实施例提供的另一种ARINC429总线故障注入系统的结构示意图；

图5为本发明实施例提供的一种物理层故障注入的原理图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种ARINC429总线(美国航空电子工程委员会Airlines Engineering Committee提出的航空总线)故障注入系统，请参阅图1，示出了该系统的结构示意图，该系统包括：ADC(Analog to Digital Converter，模数转换器)11、FPGA(Field Programmable Gate Array，现场可编程门阵列)模块12、DAC(Digital to analog converter，数模转换器)13和以太网接口14，其中，

所述ADC11，用于对接收的ARINC429信号进行模拟量到数字量的转换，并发送至所述FPGA模块13；

所述FPGA模块13，用于通过所述以太网接口14与上位机连接，接收从所述上位机下发的故障注入序列信息，所述故障注入序列信息包括多个故障策略，以及每个所述故障策略的执行时间段；并用于在接收到所述故障注入序列信息时开始计时，在每个所述故障策略的执行时间段，根据相应的故障策略对接收到的ARINC429信号进行故障项注入，将完成故障项注入的ARINC429信号发送至所述DAC13；

所述DAC13，用于对接收到的所述完成故障注入的ARINC429信号进行数字量到模拟量的转换并发送至待测ARINC429总线。

用户通过上位机设置故障注入序列信息，例如，用户设置第一故障策略为无条件执行串行阻抗故障，第一故障策略的执行时间段为1min～20min；第二故障策略为对于满足SDI＝2的报文注入将LABEL改为0x11的故障，第二故障策略的执行时间段为30min～40min；第三故障策略为无条件执行短路故障，第三故障策略的执行时间段为40min～60min。FPGA模块13在接到上位机下发的故障注入序列信息后，开始计时，在1min～20min无条件执行串行阻抗故障，在30min～40min内对于满足SDI＝2的报文注入将LABEL改为0x11故障，在40min～60min无条件执行短路故障，在60min结束。

本发明实施例提供的ARINC429总线故障注入系统，根据每个故障策略的执行时间段，按照顺序自动去执行，不需要用户过多的去执行操作，提高了多种故障项注入的自动化程度，且效率较高。

本发明实施例提供了一种FPGA模块，请参阅图2，示出了图1中FPGA模块的结构示意图，该FPGA模块包括：故障注入序列控制单元121、数据接收单元122、故障匹配单元123、故障注入单元124和数据发送单元125，其中，

所述故障注入序列控制单元121，用于接收所述故障注入序列信息；在接收到所述故障注入序列信息后开始计时，在每个所述故障策略的执行开始时刻，将相应的故障策略发送至所述故障匹配单元123，且将使能信号分别发送至所述故障匹配单元123和所述故障注入单元124；在每个所述故障策略的结束时刻，将禁能信号分别发送至所述故障匹配单元123和所述故障注入单元124；

所述数据接收单元122，用于接收所述ADC发送的ARINC429信号，并按照ARINC429协议进行转换，得到ARINC429报文；

所述故障匹配单元123，用于根据相应的故障策略对所述ARINC429报文进行匹配，得到要注入的故障项；

所述故障注入单元124，用于对所述ARINC429报文进行所述故障项的注入；所述故障注入单元124包括：物理层故障注入子单元1241、电气层故障注入子单元1242和协议层故障注入子单元1243，其中，所述物理层故障注入子单元1241，用于物理层故障项的注入，所述物理层故障项包括短路故障、断路故障、串行阻抗故障和/或并行阻抗故障；所述电气层故障注入子单元1242，用于电气层故障项的注入，所述电气层故障项包括幅值故障、斜率故障、占空比故障、速率故障和/或噪声故障；所述协议层故障注入子单元1243，用于协议层故障项的注入，所述协议层故障项包括LABEL域替换故障，SDI域替换故障、数据域替换故障、SSM域替换故障、奇偶校验位故障、指定位故障和/或帧长度故障。

所述数据发送单元125，用于将完成故障项注入的ARINC429报文按照ARINC429协议进行转换，得到ARINC429信号并发送至所述DAC。

例如：故障注入序列控制单元121在接收到故障注入序列信息后开始计时，在第一故障策略的执行开始时刻即1min时，将第一故障策略发送至故障匹配单元123，且将使能信号分别发送至故障匹配单元123和故障注入单元124，故障匹配单元123接收到使能信号和第一故障策略后，根据第一故障策略得到匹配条件为无条件，故障项为串行阻抗故障，因此，无论ARINC429报文包含什么内容，获得的要注入的故障项均为串行阻抗故障，故障注入单元124接收到使能信号和要注入的故障项后，对ARINC429报文进行串行阻抗故障注入；在第一故障策略的执行结束时刻即20min时，故障注入序列控制单元121将禁能信号分别发送至故障匹配单元123和故障注入单元124，本系统停止故障匹配和故障注入。其他故障策略的执行过程与第一故障策略的执行过程类似，不再赘述。通过匹配条件对指定ARINC429报文进行相应故障项的注入可以增强实际使用的有效性，加快对待测ARINC429总线的故障定位。

所述电气层故障注入子单元采用流水线处理方式。在电气层的处理中，处理的实际上是一个一个的数据点，采用流水线处理方式后，可以在第一级流水中先实现一种故障项注入，然后将处理后的数据给下一级流水，在下一级中继续进行另一种故障项注入，这样几级的级联后再最后输出，可以同时执行多种故障项注入，因此，电气层故障注入子单元采用流水线处理方式，进行一次电气层的故障项注入时可以是多种故障项的任意组合。

图3示出一种故障匹配的方法，用户设置的故障策略可以包括多个匹配条件，以及与每个匹配条件对应的故障项，每个匹配条件包含其对应的优先级，需要说明的是，每个匹配条件对应的故障项可以包括多种，例如：匹配条件1对应的故障项是幅值故障、斜率故障和DATA替换故障。匹配条件和匹配条件对应的故障项均由用户根据自己的关注点而自由配置。

故障匹配单元123接收到使能信号和故障策略后，根据所述匹配条件的优先级，依次与所述ARINC429报文进行匹配，直到匹配成功为止，将匹配成功的匹配条件对应的故障项作为要注入的故障项。

例如用户设置匹配条件1优先级最高，匹配条件2优先级次之，匹配条件N优先级最低，故障匹配单元123收到的ARINC429报文如果满足匹配条件1则直接按照匹配条件1对应的故障项1进行故障项注入，不对剩余的匹配条件进行判断。用户可以根据自己的关注点进行自定义规划，提高了灵活性，且测试覆盖面更广。

本发明实施例提供了另一种ARINC429总线故障注入系统，请参阅图4，示出了该系统的结构示意图，该系统包括：ADC11、FPGA模块12、DAC13、以太网接口14和外部信号触发接口15，其中，

所述FPGA模块13，用于通过所述以太网接口14与上位机连接，接收从所述上位机下发的故障注入序列信息，以及接收所述故障注入序列信息是否基于外部触发信号启动的命令；所述故障注入序列信息包括多个故障策略，以及每个所述故障策略的执行时间段；并用于若所述故障注入序列信息不是基于外部触发信号启动，则在接收到所述故障注入序列信息时开始计时，在每个所述故障策略的执行时间段，根据相应的故障策略对接收到的ARINC429信号进行故障项注入，将完成故障项注入的ARINC429信号发送至所述DAC13；还用于若所述故障注入序列信息是基于外部触发信号启动，则在接收到所述外部触发信号后开始计时，并在每个所述故障策略的执行时间段，根据相应的故障策略对接收到的ARINC429信号进行故障项注入，将完成故障项注入的ARINC429信号发送至所述DAC。

外部信号触发接口15，用于接收外部触发信号。

本发明实施例公开的ARINC429总线故障注入系统，对还提供了外部触发信号接口15，因此可以通过此接口可以和待测设备/系统联合，待测设备/系统会给出外部触发信号，本系统接收到外部触发信号后，开始计时，在每个故障策略的执行时间段，根据相应的故障策略对接收到的ARINC429信号进行故障项注入，因此增强与待测设备/系统间的关联，完成联合测试。

图5示出了本发明提供的ARINC429总线故障注入系统，进行串行阻抗故障、短路故障注入和并行阻抗故障注入的原理图。第一数字电位器串联在待测ARINC429总线中，第二数字电位器并联在所述待测ARINC429总线之间。

物理层故障注入子单元，通过控制第一数字电位器的阻抗值实现串行阻抗故障注入，且通过控制第二数字电位器的阻抗值实现短路故障注入或并行阻抗故障注入。通过使用数字电位器替代传统的利用继电器与电阻共同实现并行阻抗故障和串行阻抗故障相比，不但增强了阻值控制灵活性，还减少了大量继电器，进而节省了硬件空间、增加了ARINC429总线故障注入系统同时测试ARINC429总线的数量，提高了系统密集度。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。