1.一种PCIE设备安全掉线设计方法，其特征在于，所述方法通过建立PCIE链路监控及协议模拟单元，对PCIE链路状态进行实时监控，链路异常发生时，该单元主动向主板CPU发送设备响应数据标志，主动通知主板CPU传送中止，保证传输机制的完整性，并对对链路中异常设备自动隔离，保证系统的可靠性。
2.根据权利要求1所述的一种PCIE设备安全掉线设计方法，其特征在于，所述方法实现步骤如下：
1）建立PCIE链路监控及协议模拟单元，放置于主板端PCIE总线上，串接于主板CPU与PCIE设备卡中间；
2）建立PCIE设备卡在位标志信号，放置于主板端；
3）PCIE链路监控及协议模拟单元监测并解析PCIE总线中数据读写标志位，判断当前的总线读写状态；
4）主板CPU在接收到PCIE链路监控及协议模拟单元发送的设备响应数据标志后，将内存对应的PCIE缓存区域禁用，并进行数据的有效性判断；
5）PCIE链路监控及协议模拟单元通过读取PCIE链路的CRC校验值，监测PCIE链路的报错情况，当数据链路持续报错时，PCIE链路监控及协议模拟单元将该PCIE链路中100MHZ时钟断开，使挂接在该总线上的PCIE设备卡停止工作。
3.根据权利要求2所述的一种PCIE设备安全掉线设计方法，其特征在于，主板CPU所有PCIE总线全部接入所述PCIE链路监控及协议模拟单元的输入接口，包含数据发送TX端、数据接收RX端、100MHZ时钟信号，同时所述PCIE链路监控及协议模拟单元的输出接口为外置PCIE设备卡提供标准PCIE总线，PCIE设备卡通过PCIE标准槽接入该单元的输出接口。
4.根据权利要求2所述的一种PCIE设备安全掉线设计方法，其特征在于，所述PCIE设备卡在位标志信号默认为高电平，当PCIE设备卡接入系统时为低电平；当PCIE设备卡在位时，PCIE链路监控及协议模拟单元实时监测该标志信号的变化，当该信号由低电平变为高电平时，标志PCIE设备卡被拔出。
5.根据权利要求2所述的一种PCIE设备安全掉线设计方法，其特征在于，所述PCIE链路监控及协议模拟单元监测并解析PCIE总线中数据读写标志位过程如下：当PCIE设备卡被拔出，检测到PCIE总线数据读写标志位为有效时，即标志主板CPU正对PCIE设备卡进行读取或写入操作，设备拔出即链路中断后，PCIE链路监控及协议模拟单元将向主板CPU发送设备响应数据标志，主动通知主板CPU传送中止，防止CPU进入反复等待响应状态，实现PCIE读写操作通讯中断处理。
6.根据权利要求2所述的一种PCIE设备安全掉线设计方法，其特征在于，主板CPU在接收到PCIE链路监控及协议模拟单元发送的设备响应数据标志后，进行数据的有效性判断过程如下：将内存对应的PCIE缓存区域禁用，即不再进行数据存取操作，然后读取数据串中数据校验码，判断当前数据的完整性，如果当前的数据完整，则将传输信息存储到缓存中，当监测到数据不完整时，即数据与数据校验码不能匹配时，则此数据无效，不需存储到缓存中。
7.根据权利要求2-6任一所述的一种PCIE设备安全掉线设计方法，其特征在于，所述PCIE链路监控及协议模拟单元采用FPGA芯片EPM570建立。
8.根据权利要求7所述的一种PCIE设备安全掉线设计方法，其特征在于，所述PCIE设备卡在位标志信号连接到PCIE链路监控及协议模拟单元，实现过程如下：在主板端将该信号采用4.7K电阻上拉至P3V3电压上，在PCIE设备卡端将该信号直接连到GND上；当PCIE设备卡未接入系统时，该信号默认为高电平，当PCIE设备卡接入系统时，该信号为低电平；当PCIE设备卡在位时，在PCIE链路监控及协议模拟单元实时监测该标志信号的变化，当该信号由低电平变为高电平时，标志PCIE设备卡被拔出。