内存访问冲突控制的计算机系统的制作方法

本发明涉及关于一种计算机系统，特别是一种具有内存访问冲突控制的计算机系统。

背景技术：

在一个计算机系统中，基板管理控制器(Baseboard ManagementController，BMC)管理整个服务器系统的工作状态，例如温度、电压、电扇、电源供应以及机箱入侵等。基板管理控制器提供服务器系统自主监视、事件记录和错误恢复等功能，属于服务器系统中相当重要的一个管理组件。

基于成本控制和性能最优化的设计理念，现在新发展的工作站平台(platform)逐渐地不再采纳使用基板管理控制器来作为控制信号通讯，而是使用平台路径控制器(Platform Controller Hub)逐渐地代替基板管理控制器控制信号通讯的功能。然而，为了让平台路径控制器数量有限的传输端口或传输路径，可以有效率地提供给中央处理器进行与其他组件之间的传输通讯，时常会有多个组件共享一个传输部或传输路径的设置，进而让平台路径控制器容易有访问冲突的问题发生。

技术实现要素：

本发明的目的在于提供一种具有内存访问冲突控制的计算机系统，藉以平台路径控制器发生访问冲突的问题。

为了达到上述目的，本发明提供了一种具有内存访问冲突控制的计算机系统，具有第一SMBUS主控制器(第一系统控制总线主控制器)、第二SMBUS主控制器(第二系统控制总线主控制器)、控制器及选择器。第一SMBUS主控制器用于输入输出总线之间的通讯。第二SMBUS主控制器用于系统硬件程序的监控。控制器耦接第一SMBUS主控制器，当第一SMBUS主控制器及第二SMBUS主控制器皆要求读写内存时，控制器输出控制信号。选择器耦接控制器、第一SMBUS主控制器及第二SMBUS主控制器。选择器接收控制信号，并依据控制信号选择性地切换第一SMBUS主控制器或第二SMBUS主控制器经由传输接口读写内存。当控制信号指示选择器选择由第一SMBUS主控制器读写内存，并当第一SMBUS主控制器读写完内存时，控制器接收第一SMBUS主控制器输出的结束信号，且至少依据结束信号，输出控制信号，以指示选择器切换第二SMBUS主控制器经由传输接口读写内存。

根据上述本发明所揭露的具有内存访问冲突控制的计算机系统，藉由控制器在第一SMBUS主控制器与第二SMBUS主控制器发生访问冲突时，产生控制信号至选择器，使选择器依据控制信号来控制让第一SMBUS主控制器导通至传输接口，或让第二SMBUS主控制器导通至传输接口，藉以解决第一SMBUS主控制器与第二SMBUS主控制器发生访问冲突的问题。

附图说明

图1为根据本发明一实施例所示的计算机系统的功能方块图；

图2系根据本发明另一实施例所示的计算机系统的功能方块图。

图中：

10、20 计算机系统

11、21 第一SMBUS主控制器

12、22 第二SMBUS主控制器

13、23 控制器

14、24 选择器

15、25 传输接口

具体实施方式

下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参照图1，图1为根据本发明一实施例所示的计算机系统的功能方块图。如图1所示，计算机系统10具有第一系统控制总线(System Management Bus，SMBUS)主控制器11、第二系统控制总线(System Management Bus，SMBUS)主控制器12、控制器13、选择器14、传输接口15及内存16。

第一系统控制总线主控制器11，以下称第一SMBUS主控制器11，例如是平台路径控制器(Platform Controller Hub)、南桥芯片、北桥芯片或计算机系统10内其他合适的组件。第一SMBUS主控制器11用于输入输出总线之间的通讯，换言之，第一SMBUS主控制器11电性连接至计算机系统10上的中央处理器(Central Processing Unit，CPU)，用以控制中央处理器对其他组件的信号通讯。

第二系统控制总线主控制器12，以下称第二SMBUS主控制器12，例如是硬件监控器(Hardware Monitor)或其他合适的组件。第二SMBUS主控制器12用于系统硬件程序的监控，如监控风扇、显示适配器、硬盘的温度、频率、电量或其他计算机系统10内硬件的信息。

控制器13例如是一种复杂可程序逻辑装置(Complex Programmable Logic Device，CPLD)。控制器13耦接第一SMBUS主控制器11、选择器14及传输接口15。在一个实施例中，第一SMBUS主控制器11具有通用型输入输出(General Purpose I/O)端，控制器13耦接于第一SMBUS主控制器11的通用型输入输出端。

选择器14例如具有第一输入端、第二输入端、控制端及输出端。选择器14的第一输入端电性连接第一SMBUS主控制器11，选择器14的第二输入端电性连接第二SMBUS主控制器12。第一SMBUS主控制器11及第二SMBUS主控制器12经由选择器14与传输接口15导通。在一个实施例中，第一SMBUS主控制器11及第二SMBUS主控制器12具有以系统控制总线(System Management Bus，SMBUS)作为传输规格的端子，选择器14和第一SMBUS主控制器11以系统控制总线电性连接，选择器14和第二SMBUS主控制器12同样地以系统控制总线电性连接。选择器14的控制端电性连接控制器13，输出端电性连接传输接口15。在一个实施例中，传输接口15是指选择器14的输出端的传输接口，选择器14藉由传输接口15电性连接至记忆器16。

在一个计算机系统10运作的状况中，当第一SMBUS主控制器11及第二SMBUS主控制器12同时要求通过传输接口15读写内存16时，控制器13输出控制信号至选择器14。在一个实施例中，控制器13侦测第一SMBUS主控制器11及第二SMBUS主控制器12与选择器14连接的SMBUS来判断第一SMBUS主控制器11及第二SMBUS主控制器12是否要求读写内存16。在另一个实施例中，控制器13亦可以经由被选择器14通知，而得知第一SMBUS主控制器11及第二SMBUS主控制器12皆要求读写内存16的状况。换言之，控制器13在第一SMBUS主控制器11及第二SMBUS主控制器12发生访问冲突时，产生控制信号。

选择器14接收控制器13输出的控制信号，并依据控制信号选择性地切换第一SMBUS主控制器11和第二SMBUS主控制器12其中之一可以经由传输接口15来读写内存16。也就是说，选择器14依据控制器13输出的控制信号来决定让第一SMBUS主控制器11读写内存16或让第二SMBUS主控制器12读写内存16。

当控制信号指示选择器14选择由第一SMBUS主控制器11读写内存16时，第一SMBUS主控制器11通过传输接口15与内存16导通以读写内存16。当第一SMBUS主控制器11读写完内存16时，第一SMBUS主控制器11以通用型输入输出端(General Purpose I/O)输出结束信号至控制器13，以告知控制器13读写完成的讯息。控制器13依据第一SMBUS主控制器11输出的结束信号，输出控制信号，以指示选择器14切换让第二SMBUS主控制器12经由传输接口15读写内存16。

在一个实施例中，当控制器13接收到第一SMBUS主控制器输出的结束信号时，控制器13会去读取传输接口15上的讯号，侦测传输接口15是否闲置(idle)。当控制器13判断传输接口15闲置时，才输出控制信号，并输出控制信号，让选择器14切换给第二SMBUS主控制器12读写内存16。换言之，控制器13除了依据第一SMBUS主控制器11输出的结束信号，亦依据传输接口15是否闲置来输出控制讯号。

在一个实际的例子中，传输接口15至少具有数据传输线及频率信号线。数据传输线用以传送数据信号，例如传送内存16的数据至第一SMBUS主控制器11。频率信号线用以传送频率信号，让数据传输线依据频率讯号来传输数据。在本实施例中，控制器13可以依据数据信号和频率信号的电压位准，判断传输接口15是否闲置。

接下来，请参照图2，图2为根据本发明另一实施例所示的计算机系统的功能方块图。如图2所示，计算机系统20具有第一SMBUS主控制器21、第二SMBUS主控制器22、控制器23、选择器24、传输接口25及内存26。第一SMBUS主控制器21例如是平台路径控制器(Platform Controller Hub)、南桥芯片、北桥芯片或计算机系统20内其他合适的组件，用以控制中央处理器的输入输出总线之间的通讯。第二SMBUS主控制器22例如是硬件监控器(HardwareMonitor)或其他合适的组件，用以监控计算机系统20内的硬件程序或硬件信息。

控制器23例如是复杂可程序逻辑装置，电性连接于第一SMBUS主控制器21、选择器24及传输接口25。选择器24具有第一开关241及第二开关242。第一开关241设置于第一SMBUS主控制器21与内存26的传输路径上，第二开关242设置于第二SMBUS主控制器22与内存26的传输路径上。第一开关241和第二开关242依据控制器23的控制导通，而使第一SMBUS主控制器21通过传输接口25与内存26导通，或使第二SMBUS主控制器22通过传输接口25与内存26导通，以读写内存26。

在一个实施例中，第一SMBUS主控制器21及第二SMBUS主控制器22具有以系统控制总线(System Management Bus，SMBUS)作为传输规格的端子，第一开关241和第一SMBUS主控制器21通过系统控制总线电性连接，第二开关242和第二SMBUS主控制器22同样地通过系统控制总线电性连接。在一个实施例中，传输接口25是指选择器24的输出端的传输接口，选择器24藉由传输接口25电性连接至记忆器26。

在一个实施例中，第一开关241被预设为导通，而第二开关242被预设为不导通。换言之，在计算机系统20运作中，当第二SMBUS主控制器22未要求读写内存26时，第一SMBUS主控制器21可以随时通过传输接口25读写内存26。当第二SMBUS主控制器22要求读写内存26时，第一SMBUS主控制器21同样要求读写内存26。此时，第一SMBUS主控制器21及第二SMBUS主控制器22发生访问冲突。控制器23输出控制信号至第一开关241和第二开关242，以控制第一开关241和第二开关242导通或不导通，来排解第一SMBUS主控制器21及第二SMBUS主控制器22读写内存26的要求。

在本实施例中，控制器23会输出控制信号指示第一开关241切换至导通，并控制第二开关242切换至不导通，而使第一SMBUS主控制器21通过传输接口读写内存26。当第一SMBUS主控制器21读写完内存26时，控制器23会从通用型输入输出端接收到第一SMBUS主控制器21告知读写完成的结束信号。控制器23依据第一SMBUS主控制器21输出的结束信号，读取传输接口25上的数据传输线及频率信号线，依据数据信号和频率信号的电压位准，判断传输接口25是否闲置。

当控制器23判断传输接口25闲置时，控制器23输出控制信号，以控制第一开关241切换至不导通，并控制第二开关242切换至导通。当第二开关242导通时，第二SMBUS主控制器22可以通过传输接口25读写内存26。

综合以上所述，本发明实施例提供一种具有内存访问冲突控制的计算机系统，藉由控制器在第一SMBUS主控制器与第二SMBUS主控制器发生访问冲突时，以控制信号来控制选择器，使得第一SMBUS主控制器和第二SMBUS主控制器其中之一可以通过选择器和传输接口导通至内存来进行数据读写，藉以解决第一SMBUS主控制器与第二SMBUS主控制器发生访问冲突的问题

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。