技术总结
本发明公开了一种基于FPGA的潜在目标排序方法，其具体步骤为：搭建包括输入控制模块、并行比较模块、脉动排序模块和输出控制模块的基于FPGA的潜在目标排序系统；输入控制模块实现对待排序数据集个数N的配置和待排序数据缓存；并行比较模块并行比较待排序数据与已排序数据，并且设置标志位；脉动排序模块利用并行比较标志位进行数据排序；输出控制模块提供排序后数据集读取接口，以供外部读取。本发明实现了对弹上图像处理中潜在目标的排序，利用并行比较结构，获得了比DSP等处理器更高的实时性。
技术研发人员：郭睿;刘进
受保护的技术使用者：北京电子工程总体研究所
文档号码：201611038362
技术研发日：2016.11.23
技术公布日：2017.05.31