一种高速缓存清理方法及处理器与流程

技术特征：

1.一种高速缓存清理方法，所述方法应用于处理器，所述处理器内设有高速缓存，所述高速缓存内包括至少一条缓存线，其特征在于，所述处理器内还设有用于存储高速缓存内至少一条缓存线的有效信息的存储器，所述方法包括：

处理器确定所述高速缓存内的目标缓存线；

所述处理器读取所述存储器内对应所述目标缓存线的有效信息；

当所述处理器根据所述有效信息确定所述目标缓存线失效时，替换所述目标缓存线；或，

当所述处理器根据所述有效信息确定所述目标缓存线有效时，保留所述目标缓存线。

2.根据权利要求1所述的高速缓存清理方法，其特征在于，所述有效信息包括有效值，不同的有效值指示所述缓存线的不同优先级，所述处理器根据所述有效信息确定所述目标缓存线失效包括：

当所述处理器根据所述有效值确定所述目标缓存线的优先级低于预设的优先级时，确定所述目标缓存线失效。

3.根据权利要求2所述的高速缓存清理方法，其特征在于，所述处理器根据所述有效信息确定所述目标缓存线未失效包括：

当所述处理器根据有效值确定所述目标缓存线的优先级不低于所述预设的优先级时，确定所述目标缓存线有效。

4.根据权利要求2或3所述的高速缓存清理方法，其特征在于，所述方法还包括：

所述处理器接收应用层指令，所述应用层指令内包括被所述应用层指令指示的缓存线的信息；

所述处理器根据被指示的缓存线的信息修改所述被指示的缓存线的有效值。

5.根据权利要求4所述的高速缓存清理方法，其特征在于，所述处理器根据被指示的缓存线的信息修改所述被指示的缓存线的有效值包括：

所述处理器根据所述被指示的缓存线的信息确定所述被指示的缓存线使用结束；

所述处理器修改所述被指示的缓存线的有效值，修改后的有效值对应的优先级低于预设的优先级。

6.根据权利要求4所述的高速缓存清理方法，其特征在于，所述处理器根据被指示的缓存线的信息修改所述被指示的缓存线的有效值包括：

所述处理器根据所述被指示的缓存线的信息确定所述被指示的缓存线为关键缓存线；

所述处理器修改所述关键缓存线的有效值，修改后的有效值对应的优先级不低于预设的优先级。

7.根据权利要求2至6中任一项所述的高速缓存清理方法，其特征在于，所述方法还包括：

所述处理器对所述高速缓存内的缓存线周期性检查，

当所述处理器确定所述高速缓存内的缓存线超过预设的时间阈值未更新时，修改所述未更新的缓存线的有效值，修改后的有效值对应的优先级低于所述预设的优先级。

8.根据权利要求7所述的高速缓存清理方法，其特征在于，所述处理器对所述高速缓存内的缓存线周期性检查包括：

所述处理器获取中央处理器CPU时钟；

所述处理器以所述CPU时钟为周期对所述高速缓存内的缓存线周期性检查。

9.一种处理器，所述处理器内设有高速缓存和处理核心，所述高速缓存内包括至少一条缓存线，其特征在于，所述处理器内还设有用于存储高速缓存内至少一条缓存线的有效信息的存储器，所述存储器、高速缓存和处理核心均通过总线相连接；

所述处理核心，用于确定所述高速缓存内的目标缓存线，还用于读取所述存储器内的目标缓存线的有效信息；

所述处理核心还用于当根据所述有效信息确定所述目标缓存线失效时，替换所述目标缓存线；或，

当所述根据所述有效信息确定所述目标缓存线有效时，保留所述目标缓存线。

10.根据权利要求9所述的处理器，其特征在于，所述有效信息包括有效值，不同的有效值指示所述缓存线的不同优先级，所述处理核心具体用于：

当根据所述有效值确定所述目标缓存线的优先级低于预设的优先级时，确定所述目标缓存线失效。

11.根据权利要求10所述的处理器，其特征在于，所述处理核心具体用于：

当根据有效值确定所述目标缓存线的优先级不低于所述预设的优先级时，确定所述目标缓存线有效。

12.根据权利要求10或11所述的处理器，其特征在于，所述处理核心还用于：

接收应用层指令，所述应用层指令内包括被所述应用层指令指示的缓存线的信息；

根据被指示的缓存线的信息修改所述被指示的缓存线的有效值。

13.根据权利要求12所述的处理器，其特征在于，所述处理核心还具体用于：

根据所述被指示的缓存线的信息确定所述被指示的缓存线使用结束；

修改所述被指示的缓存线的有效值，修改后的有效值对应的优先级低于预设的优先级。

14.根据权利要求13所述的处理器，其特征在于，所述处理核心还具体用于：

根据所述被指示的缓存线的信息确定所述被指示的缓存线为关键缓存线；

修改所述关键缓存线的有效值，修改后的有效值对应的优先级不低于预设的优先级。

15.根据权利要求10至14中任一项所述的处理器，其特征在于，所述处理核心还用于：

对所述高速缓存内的缓存线周期性检查，

当确定所述高速缓存内的缓存线超过预设的时间阈值未更新时，修改所述未更新的缓存线的有效值，修改后的有效值对应的优先级低于所述预设的优先级。

16.根据权利要求15所述的处理器，其特征在于，所述处理核心还具体用于：

获取中央处理器CPU时钟；

以所述CPU时钟为周期对所述高速缓存内的缓存线周期性检查。