一种Pci‑Express多端口聚合系统及其使用方法与流程

本发明属于通信传输技术领域，具体涉及为一种Pci-Express多端口聚合系统及其使用方法。

背景技术：

当前计算机体系中Pci Express是外部设备扩展标准总线，在个人计算机或者服务器中，Pci Express以扩展插槽的形式提供，每个 Pci Express扩展插槽对应一个Pci Express 端口(PORT)，这些Pci Express扩展插槽按链路通道数（LANE）有X1、X4、X8、X16等几种类型提供，因为主处理器提供的链路通道数（LANE）有限，所以常规个人计算机或者服务器主板把有限的通道通过电路把链路设置成单端口或者多个端口以提供多插槽支持，一个插槽只分配一个端口（PORT)，系统中加入Pci Express 交换芯片（switch)后依旧如此。

当前体系是树型结构，大数量的通道可以设置分散成多端口使用，常规系统一个插槽对应一个端口（PORT)，而设备卡上也只配置一片单端口芯片，当一个宽插槽（比如x16插槽）插上x8宽度的设备卡，链路训练后只能使用8个链路，不能充分获取系统提供的链路带宽，对应的扩展设备芯片，现状是设备芯片中Pci Express端点设备链路数小于等于8个通道（lane)。

因此，有必要提供一种方案，让原本一个端口的插槽设置成多端口，并在设备器件中聚合使用，将原本树型结构的枝叶在扩展设备中汇聚使用，从而满足带宽翻倍的需求。

技术实现要素：

本发明的目的在于克服上述提到的缺陷和不足，而提供一种Pci-Express多端口聚合系统。

本发明的另一目的在于提供一种Pci-Express多端口聚合的使用方法。

本发明实现其目的采用的技术方案如下。

一种Pci-Express多端口聚合系统，包括CPU、主板、Pci Express扩展插槽；所述主板承载CPU和Pci Express扩展插槽，并提供CPU和Pci Express扩展插槽之间的数据传输路径；所述CPU与Pci Express扩展插槽线路连接；单一Pci Express扩展插槽内设M条的链路通道数，链路通道数类型的表示方法为XM，其中，X表示链路通道数，M为大于等于4的整数；单一Pci Express扩展插槽设置有N个端口，其中，N为大于等于2的整数，且M/N为偶数。

一种Pci-Express多端口聚合系统，包括CPU、主板、Pci Express转接器、EEPROM、Pci Express扩展插槽；所述主板承载CPU、Pci Express转接器、EEPROM和Pci Express扩展插槽，并提供Pci Express转接器与CPU、EEPROM、Pci Express扩展插槽之间的数据传输路径；所述Pci Express转接器线路连接有CPU、EEPROM、Pci Express扩展插槽； EEPROM存储Pci Express转接器的配置信息；所述Pci Express扩展插槽的链路通道数为XM，其中X表示链路通道数，M为大于等于4的整数；所述Pci Express扩展插槽设置有N个端口，其中，N为大于等于2的整数，M/N为偶数。

一种Pci-Express多端口聚合系统，还包括设备器件，设备器件的数量大于等于2且小于等于N；单一的Pci Express扩展插槽设置成多个端口；每个设备器件均内设有一个单端点芯片；每个单端点芯片连接一个端口。

一种Pci-Express多端口聚合系统，还包括设备器件；单一的Pci Express扩展插槽设置成多端口；设备器件内设有一个多端点芯片；多端点芯片同时连接A个端口，其中，A为整数，且2≤A≤N。

一种Pci-Express多端口聚合系统的使用方法，包括以下步骤：

步骤一，将单一的Pci Express扩展插槽设置成N个端口；所述CPU与Pci Express扩展插槽线路连接；单一Pci Express扩展插槽内设M条的链路通道数，链路通道数类型的表示方法为XM，其中，X表示链路通道数，M为大于等于4的整数；通过CPU配置引脚来划分端口，单一Pci Express扩展插槽划分为N个端口，其中，N为大于等于2的整数，且M/N为偶数；

步骤二，每个端口连接一个设备器件的单端点芯片。

一种使用如权利要求4所述的Pci Express多端口聚合系统的使用方法，其特征在于，包括以下步骤：

步骤一，将单一的Pci Express扩展插槽设置成N个端口；所述CPU与Pci Express扩展插槽线路连接；单一Pci Express扩展插槽内设M条的链路通道数，链路通道数类型的表示方法为XM，其中，X表示链路通道数，M为大于等于4的整数；通过CPU配置引脚来划分端口，单一Pci Express扩展插槽划分为N个端口，其中，N为大于等于2的整数，且M/N为偶数；

步骤二，设备器件的多端点芯片连接A个端口，其中，A为整数，且2≤A≤N。

本发明把原来使用的标准件中的电路连接结构由单一链路(只能连接一个port)，划分成两个或多个链路（可以连接两个port或多个port) ，能让支持多个链路的器件（插卡）插到原来只支持一个链路的插槽上，实现通讯带宽翻一倍。

附图说明

图1是实施例一的结构示意图；

图2是实施例二的结构示意图；

图3是实施例三的一种结构示意图；

图4是实施例三的另一种结构示意图；

图5是实施例四的一种结构示意图；

图6是实施例四的另一种结构示意图；

图中：1-CPU、2-主板、3-Pci Express扩展插槽、4-端口、5-Pci Express转接器、6-EEPROM、7-设备器件、8-单端点芯片、9-多端点芯片。

具体实施方式

下面结合附图，对本发明作进一步详细说明。

实施例一。

一种Pci-Express多端口聚合系统，包括CPU1、主板2、Pci Express扩展插槽3。

所述主板2承载CPU1和Pci Express扩展插槽3，并提供CPU1和Pci Express扩展插槽3之间的数据传输路径。

所述CPU1与Pci Express扩展插槽3线路连接。

单一Pci Express扩展插槽3内设M条的链路通道数（LANE），链路通道数（LANE）类型的表示方法为XM，其中，X表示链路通道数（LANE），M为大于等于4的整数。

单一Pci Express扩展插槽3设置有N个端口4，其中，N为大于等于2的整数，且M/N为偶数。

例如，Pci Express扩展插槽3的链路通道数（LANE）有X1、X4、X8、X16等几种类型提供。如图1所示，当Pci Express扩展插槽3的链路通道数（LANE）为X16时，可以划分为2个端口（2X8）、或4个端口（4X4）、或16个端口（16X1）。

通过cpu配置引脚（pin）来划分端口（port）。在INTEL （4th Generation Intel® Core™ processor）I7-4700 CPU上，配置信号引脚CFG[19:0]中的CFG[6:5]用于配置PCI Express链路模式，方式如下：

• CFG[6:5]: PCI Express* Bifurcation:

— 00 = 1 x8, 2 x4 PCI Express*

— 01 = reserved

— 10 = 2 x8 PCI Express*

— 11 = 1 x16 PCI Express*

常规应用中，PCI Express配置用于将链路划分成不同宽度端口，并分别连接到不同的扩展插槽上，而本方法配置单一Pci Express端口模式，划分为不同宽度的port，其链路lane连接到同一个扩展插槽上使用。

cpu 和 x16的Pci Express扩展插槽都是目前计算机中的标准件，把原来使用的标准件中的电路连接结构由单一链路(只能连接一个port)，划分成两个或多个链路（可以连接两个port或多个port) ，能让支持多个链路的器件（插卡）插到原来只支持一个链路的插槽上，实现通讯带宽翻一倍。

实施例二。

一种Pci-Express多端口聚合系统，包括CPU1、主板2、Pci Express转接器5、EEPROM6、Pci Express扩展插槽3。

所述主板2承载CPU1、Pci Express转接器5、EEPROM6和Pci Express扩展插槽3，并提供Pci Express转接器5与CPU1、EEPROM6、Pci Express扩展插槽3之间的数据传输路径。

所述Pci Express转接器5，即Pci Express Switch，线路连接有CPU1、EEPROM6、Pci Express扩展插槽3。

所述Pci Express扩展插槽3的链路通道数（LANE）为XM，其中X表示链路通道数，M为大于等于4的整数。

所述Pci Express扩展插槽3设置有N个端口(port)，其中，N为大于等于2的整数，M/N为偶数。

例如，Pci Express扩展插槽3的链路通道数（LANE）有X1、X4、X8、X16等几种类型提供。如图2所示，当Pci Express扩展插槽3的链路通道数（LANE）为X16时，可以划分为2个端口（2X8）、或4个端口（4X4）、或16个端口（16X1）。

Pci Express转接器5 通过PIN设置和配置EEPROM设置，支持将X16插槽设置成多个端口(port)，同CPU配置，常规应用中PCI Express配置用于将链路划分成不同宽度端口，并连接到不同的扩展插槽上，而本方法配置Pci Express端口模式，划分为不同宽度的port，其链路lane连接到同一个扩展插槽上使用。划分方式可以是：2X8、4X4、16X1。

EEPROM6存储Pci Express转接器5的配置信息。

在PLX PEX_8796交换芯片中STRAP_STN[5:0]_PORTCFG[1:0]引脚用于配置对应Station的port模式，方式如下：

00 =0=Reserved

0Z=1=X16

01=2=X8X8

Z0=3=X8X4X4

ZZ=4=X4X4X4X4

实施例三。

如图3和图4所示，在实施例一或二的基础上，本Pci Express多端口聚合系统，还包括设备器件7，设备器件7的数量大于等于2且小于等于N。

在实施例一或二中，单一的Pci Express扩展插槽3已经被设置成多个端口4。

每个设备器件7均内设有一个单端点芯片8。每个单端点芯片8连接一个端口4。

单端点设备器件的Pci Express多端口聚合的使用方法如下：

步骤一，将单一的Pci Express扩展插槽3设置成N个端口4；所述CPU1与Pci Express扩展插槽3线路连接；单一Pci Express扩展插槽3内设M条的链路通道数（LANE），链路通道数（LANE）类型的表示方法为XM，其中，X表示链路通道数（LANE），M为大于等于4的整数；通过CPU1配置引脚来划分端口4，单一Pci Express扩展插槽3划分为N个端口4，其中，N为大于等于2的整数，且M/N为偶数；

步骤二，每个端口4连接一个设备器件7的单端点芯片8。

常规应用中，设备器件的单端点芯片的PCI Express链路lane需要连接到Pci Express扩展插槽中lane0开始的数据通道上，如单端点芯片是x8模式，那么单端点芯片的lane0~7连接Pci Express扩展插槽lane0~7，Pci Express扩展插槽lane8~lane15不能利用。

本方法将Pci Express扩展插槽划分为多端口后，就可以连接多个单端点芯片。在图3和图4中，左侧单端点芯片的lane0~lane7连接Pci Express扩展插槽的lane0~lane7，右侧单端点芯片的lane0~lane7连接Pci Express扩展插槽lane8~lane15，实现规模扩展1倍。

实施例四。

如图5和图6所示，在实施例一或二的基础上，本Pci Express多端口聚合系统，还包括设备器件7。

在实施例一或二中，单一的Pci Express扩展插槽3已经被设置成多端口。

设备器件7内设有一个多端点芯片9。多端点芯片9同时连接A个端口，其中，A为整数，且2≤A≤N。

因此，在设备扩展卡上插槽接口上提供的多个端口(port)连接到同一设备器件上。例如，设备器件7典型的是Altera FPGA器件，在高端FPGA器件上集成4~6个Pci Express port。

多端点设备器件的Pci Express多端口聚合的使用方法如下：

步骤一，将单一的Pci Express扩展插槽3设置成N个端口4；所述CPU1与Pci Express扩展插槽3线路连接；单一Pci Express扩展插槽3内设M条的链路通道数（LANE），链路通道数（LANE）类型的表示方法为XM，其中，X表示链路通道数（LANE），M为大于等于4的整数；通过CPU1配置引脚来划分端口4，单一Pci Express扩展插槽3划分为N个端口4，其中，N为大于等于2的整数，且M/N为偶数；

步骤二，设备器件7的多端点芯片9连接A个端口，其中，A为整数，且2≤A≤N。

多端点芯片中的port0 lane0~lane7连接Pci Express扩展插槽lane0~lane7，多端点芯片中的port1 lane0~lane7连接插槽lane8~lane15。实现规模扩展1倍，同时多个端点port可以在芯片内部通讯或同时使用两个port的通讯带宽实现性能扩展。

本发明按照实施例进行了说明，在不脱离本原理的前提下，本装置还可以作出若干变形和改进。应当指出，凡采用等同替换或等效变换等方式所获得的技术方案，均落在本发明的保护范围内。