技术总结
本实用新型涉及多线程处理器和容错多线程处理器。描述了使用在两个或多于两个不同的线程中运行的指令的时间和/或空间分离的容错多线程处理器。指令由两个或多于两个线程中的每个取出、解码并执行以针对两个或多于两个线程中的每个产生一个结果。然后使用比较硬件逻辑来比较这些结果，且如果在所得到的结果之间有不匹配，则错误或事件产生。该比较被在逐个指令基础上执行，使得错误被快速地识别(且因此可被解决)。
技术研发人员：朱利安·贝利
受保护的技术使用者：想象技术有限公司
文档号码：201620330740
技术研发日：2016.04.19
技术公布日：2017.03.01