本实用新型涉及一种基于国产FPGA的MIPI接口信号电平转换电路，属于电路设计的技术领域。
背景技术：
MIPI接口是MIPI联盟发起的为移动应用处理器制定的开放标准和规范，是一种最近几年非常流行的高速图像传输方式，主要应用在图像传感器与处理器(CSI接口)、处理器与显示器(DSI接口)之间的数据传输。MIPI接口技术已经在虚拟现实头盔、无人机、智能手机、平板电脑、摄像机、可穿戴设备、人机界面(HMI)等领域得到了广泛应用。
早期实现MIPI CSI接口和DSI接口的桥接芯片大多为ASIC芯片，但随着FPGA技术的发展和进步，以其可编程、可重构的天然优势逐步取代ASIC芯片，成为用户MIPI接口桥接设计的首选。
近些年来，国内FPGA产品逐渐崭露头角。高云半导体公司的GW1N-4产品是高云半导体小蜜蜂(LittleBee)家族第一代产品，具有低功耗、瞬时启动、低成本、非易失性、高安全性、封装类型丰富、使用方便灵活等特点。GW1N-4芯片具有丰富的I/O资源、逻辑资源、静态随机存储器(B-SRAM)资源、锁相环(PLL)资源、数字信号处理模块(DSP)资源和多种I/O电平标准资源。可满足MIPI桥接设计，具有低成本、高性能、设计灵活等特点。
目前CSI接口/DSI接口设计中FPGA与MIPI接口间的信号电平转换多采用信号电平转换芯片实现，该方案有成本高、电路设计复杂、通用性差等缺点，对于空间要求苛刻的消费终端类产品更是增加了设计难度。利用GW1N-4芯片的丰富技术特点设计一种适合FPGA与MIPI接口间的信号电平转换电路成为技术人员亟待解决的技术问题。
技术实现要素：
针对现有技术的不足，本实用新型提供一种基于国产FPGA的MIPI接口信号电平转换电路。本实用新型针对FPGA与MIPI接口间的信号电平转换方案的不足，通过合理电阻匹配网络实现FPGA与MIPI接口间信号电平转，省掉了电平转换芯片，降低了成本、空间、电路复杂度等，提高了接口电路的通用性和可移植性。
本实用新型的技术方案如下：
一种基于国产FPGA的MIPI接口信号电平转换电路，包括GW1N-4型国产FPGA芯片、MIPI的CSI接口电阻匹配电路和MIPI的DSI接口电阻匹配电路；
所述CSI接口电阻匹配电路包括电阻R1、电阻R2；MIPI_I_P差分正极性信号接收信号传送到所述FPGA芯片中的I/O时分为HS_I_P高速信号和LP_I_P低速信号；MIPI_I_N差分正极性信号接收信号传送到所述FPGA芯片中的I/O时分为HS_I_N高速信号和LP_I_N低速信号；
HS_I_P高速信号和HS_I_N高速信号与所述FPGA芯片中Bank0的LVDS25I/O接口相连；
通过电阻R1连接MIPI_I_P差分正极性信号到所述FPGA芯片中Bank1的LVCMOS12I/O接口，所述电阻R1的阻值范围30Ω～75Ω；
通过电阻R2连接MIPI_I_N差分正极性信号到所述FPGA芯片中Bank1的LVCMOS12I/O接口，所述电阻R2阻值范围30Ω～75Ω；
本设计的优点在于，实现MIPI高速、可靠稳定传输，差分信号线需等长处理，且控制差分阻抗值在90Ω～110Ω。另外，电阻R1、电阻R2尽可能放置在所述FPGA芯片中Bank0的LVDS25接口I/O附近。如果使用外部端接电阻，也需要尽可能靠近Bank0的LVDS25接口I/O；
所述DSI接口电阻匹配电路包括电阻R4、电阻R5、电阻R6、电阻R7；
通过电阻R4连接MIPI_O_P信号到所述FPGA芯片中Bank2的LVDS25I/O接口，电阻R4的阻值范围100Ω～400Ω；
通过电阻R5连接MIPI_O_N信号到所述FPGA芯片中Bank2的LVDS25I/O接口，电阻R5阻值范围100Ω～400Ω；
通过电阻R6连接MIPI_O_P信号到所述FPGA芯片中Bank3的LVCMOS12I/O接口，电阻R6阻值范围30Ω～75Ω；
通过电阻R7连接MIPI_O_N信号到所述FPGA芯片中Bank3的LVCMOS12I/O接口，阻R7阻值范围30Ω～75Ω；本设计的优点在于，所述FPGA芯片中I/O接口的HS_O_P高速信号和LP_O_P低速信号经过串入电阻后合并为MIPI_O_P信号，送到MIPI接口显示设备；FPGA I/O接口的HS_O_N高速信号和LP_O_N低速信号经过串入电阻后合并为MIPI_O_N信号，送到MIPI接口显示设备。为了实现MIPI高速、可靠稳定传输，差分信号线需等长处理，且控制差分阻抗值在90Ω～110Ω。另外，电阻R4、电阻R5、电阻R6、电阻R7尽可能放置在Bank2的LVDS25接口I/O附近。
根据本实用新型优选的，当所述基于国产FPGA的MIPI接口信号电平转换电路未启用LP模式时，所述CSI接口电阻匹配电路包括还包括电阻R3，还通过电阻R3的两端连接HS_I_P高速信号和HS_I_N高速信号，所述电阻R3阻值100Ω。
根据本实用新型优选的，所述电阻R1、电阻R2、电阻R4、电阻R5、电阻R6和电阻R7的阻值分别为49.9Ω、49.9Ω、300Ω、300Ω、51Ω、51Ω。
本实用新型的优势：
1)本实用新型采用FPGA芯片为GW1N-4型国产FPGA芯片，该芯片具有丰富的I/O特性，包括LVCMOS33/25/18/15/12、LVTTL33、SSTL33/25/18_I/II、SSTL15、HSTL18_I/II、HSTL15_I、PCI等多种单端电平标准和LVDS25E、RSDS、LVDS25、BLVDSE、MLVDSE、LVPECLE、RSDSE等多种差分电平标准。I/O Bank供电电压VCCO根据需要可灵活设置为1.2V、1.5V、1.8V、2.5V、3.3V。
2)本实用新型MIPI物理层支持HS(High Speed)和LP(Low Power)两种工作模式。HS模式下采用低压差分信号，差分幅度200mV，数据速率为80M～1Gbps；LP模式下采用单端信号，信号幅度1.2V，数据速率小于10Mbps。
3)GW1N-4芯片具有多种电平标准，可以很好地满足MIPI接口电平转换需求。通过Bank0和Bank2采用LVDS25电平标准实现与MIPI接口HS模式对接，另外通过Bank1和Bank3采用LVCMOS12电平标准实现与MIPI接口LP模式对接。
4)MIPI接口RX侧，MIPI的HS模式发送幅度200mV，而FPGA的LVDS25接收幅度具有200mV的接收能力，所以MIPI的HS信号可以直接与Bank0的LVDS25电平接口相连接，为了去除差分线上的共模干扰，需要启用Bank0I/O接口的100Ω端接电阻，也可外接端接电阻。另外，MIPI的LP模式幅度为1.2V，符合FPGA的LVCMOS12电平标准，可以与Bank1的LVCMOS12电平接口相连接。由于HS和LP模式下共用一对信号线，为了保证HS和LP两种模式下CSI接口的可靠稳定工作，需要在HS信号和LP信号间连接合适的匹配电阻。
5)MIPI接口TX侧，LVDS25电平接口的发送幅度约350mV，发送偏置电压约1.25V，为了匹配HS模式下接收幅度和偏置电压范围，需要在HS和LP发送端串入合适匹配电阻，保证MIPI接口显示设备能够正确接收。
综上，本实用新型采用高云半导体的GW1N-4型国产FPGA芯片，该芯片为MIPI桥接电路的核心部分；充分发挥GW1N-4FPGA芯片丰富的I/O电平资源、I/O逻辑资源和I/O接口性能，实现MIPI接口显示设备和图像采集设备与国产GW1N-4FPGA芯片的有效结合；结合GW1N-4芯片特点，通过合理电阻匹配网络实现MIPI接口HS和LP两种模式的信号电平转换，保证了MIPI通道数据的高速、可靠传输，同时降低了成本、电路复杂度，节约了电路空间，提高了接口电路的通用性和可移植性。
附图说明
图1是本实用新型与MIPI接口图像采集设备和MIPI接口图像显示设备相连的电路示意图。
具体实施方式
下面结合实施例和说明书附图对本实用新型做详细的说明，但不限于此。
如图1所示。
实施例1、
一种基于国产FPGA的MIPI接口信号电平转换电路，包括GW1N-4型国产FPGA芯片、MIPI的CSI接口电阻匹配电路和MIPI的DSI接口电阻匹配电路；
所述CSI接口电阻匹配电路包括电阻R1、电阻R2；MIPI_I_P差分正极性信号接收信号传送到所述FPGA芯片中的I/O时分为HS_I_P高速信号和LP_I_P低速信号；MIPI_I_N差分正极性信号接收信号传送到所述FPGA芯片中的I/O时分为HS_I_N高速信号和LP_I_N低速信号；
HS_I_P高速信号和HS_I_N高速信号与所述FPGA芯片中Bank0的LVDS25I/O接口相连；
通过电阻R1连接MIPI_I_P差分正极性信号到所述FPGA芯片中Bank1的LVCMOS12I/O接口，所述电阻R1的阻值范围30Ω～75Ω；
通过电阻R2连接MIPI_I_N差分正极性信号到所述FPGA芯片中Bank1的LVCMOS12I/O接口，所述电阻R2阻值范围30Ω～75Ω；
所述DSI接口电阻匹配电路包括电阻R4、电阻R5、电阻R6、电阻R7；
通过电阻R4连接MIPI_O_P信号到所述FPGA芯片中Bank2的LVDS25I/O接口，电阻R4的阻值范围100Ω～400Ω；
通过电阻R5连接MIPI_O_N信号到所述FPGA芯片中Bank2的LVDS25I/O接口，电阻R5阻值范围100Ω～400Ω；
通过电阻R6连接MIPI_O_P信号到所述FPGA芯片中Bank3的LVCMOS12I/O接口，电阻R6阻值范围30Ω～75Ω；
通过电阻R7连接MIPI_O_N信号到所述FPGA芯片中Bank3的LVCMOS12I/O接口，阻R7阻值范围30Ω～75Ω。
实施例2、
如实施例1所述一种基于国产FPGA的MIPI接口信号电平转换电路，其区别在于，所述基于国产FPGA的MIPI接口信号电平转换电路未启用LP模式时，所述CSI接口电阻匹配电路包括还包括电阻R3，还通过电阻R3的两端连接HS_I_P高速信号和HS_I_N高速信号，所述电阻R3阻值100Ω。
实施例3、
如实施例1所述一种基于国产FPGA的MIPI接口信号电平转换电路，其区别在于，所述电阻R1、电阻R2、电阻R4、电阻R5、电阻R6和电阻R7的阻值分别为49.9Ω、49.9Ω、300Ω、300Ω、51Ω、51Ω。
一种利用如实施例1-3所述电路实现国产FPGA的MIPI接口之间信号电平转换的方法，包括：
将MIPI接口图像采集设备通过所述CSI接口电阻匹配电路与所述FPGA芯片相连；将MIPI接口显示设备通过所述DSI接口电阻匹配电路与所述FPGA芯片相连。
所述将MIPI接口图像采集设备通过所述CSI接口电阻匹配电路与所述FPGA芯片相连时，实现MIPI高速、稳定传输，等长处理差分信号线，控制差分阻抗值在90Ω～110Ω。
所述将MIPI接口显示设备通过所述DSI接口电阻匹配电路与所述FPGA芯片相连时，所述FPGA芯片中I/O接口的HS_O_P高速信号和LP_O_P低速信号经过串入电阻R4、电阻R5后合并为MIPI_O_P信号，送到MIPI接口显示设备；
FPGA I/O接口的HS_O_N高速信号和LP_O_N低速信号经过串入电阻R6、电阻R7后合并为MIPI_O_N信号，送到MIPI接口显示设备，实现MIPI高速、稳定传输，等长处理差分信号线，控制差分阻抗值在90Ω～110Ω。