一种高速处理信息的CPU模块的制作方法

文档序号:12592149阅读:237来源:国知局

本实用新型涉及集成电路领域,尤其涉及一种高速处理信息的CPU模块。



背景技术:

在现在的电路板的应用领域越来越广,去电路板变频模块的技术也日益受到关注,在现在的变频电路板中,其CPU信号处理系统为48脚位的,这样的系统工作性能单一,信号处理缓慢,由于其脚位的数量少,处理信号时可能会反馈错误的信息,从而导致了其工作的失误,甚至会使整个电路板烧毁。



技术实现要素:

为了解决上述现有技术中存在的问题,本实用新型提供一种高速处理信息的CPU模块。

本实用新型解决其技术问题所采用的技术方案是:一种高速处理信息的CPU模块,该CPU模块包括微处理器TMS320F2812和基于ARM7TDMI内核技术的16/32位RISC处理器S3C44BOX;所述微处理器和所述RISC处理器之间通过各自的引脚相互连接。

本实用新型还具有以下附加技术特征:

作为本技术方案进一步具体优化的,所述RISC处理器的GND引脚接地,1号引脚和2号引脚均连接于RO2,8号引脚连接于RO1,VCC引脚连接于电阻R并连接于直流电源,剩余Q0引脚、Q1引脚、Q2引脚、Q3引脚、Q4引脚、Q5引脚、Q6引脚和QT通过引线连接于微处理器TMS320F2812的引脚。

作为本技术方案进一步具体优化的,所述微处理器TMS320F2812的1号引脚连接GND接地,2号引脚连接电阻R,3号引脚和5号引脚均连接GND接地,4号引脚连接于RS,6号引脚连接于S,15号引脚连接于电阻R,16号引脚连接GND接地,7号引脚、8号引脚、9号引脚、10号引脚、11号引脚、12号引脚、13号引脚和14号引脚通过引线连接于RISC处理器的引脚。

本实用新型和现有技术相比,其优点在于:一种高速处理信息的CPU模块,该CPU模块包括微处理器TMS320F2812和基于ARM7TDMI内核技术的16/32位RISC处理器S3C44BOX,增加了其工作效率,增强了电路板的工作稳定性,同时提高了其综合工作性能;模块结构简单、稳定性好、数据传送实时性强。

本实用新型的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本实用新型的实践了解到。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。

图1为本实用新型电路原理图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。

在本实用新型的描述中,需要理解的是,术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。

一种高速处理信息的CPU模块,该CPU模块包括微处理器TMS320F2812和基于ARM7TDMI内核技术的16/32位RISC处理器S3C44BOX;所述微处理器和所述RISC处理器之间通过各自的引脚相互连接。

所述RISC处理器的GND引脚接地,1号引脚和2号引脚均连接于RO2,8号引脚连接于RO1,VCC引脚连接于电阻R并连接于直流电源,剩余引脚Q0、Q1、Q2、Q3、Q4、Q5、Q6和QT通过引线连接于微处理器TMS320F2812的引脚。

所述微处理器TMS320F2812的1号引脚连接GND接地,2号引脚连接电阻R,3号引脚和5号引脚均连接GND接地,4号引脚连接于RS,6号引脚连接于S,15号引脚连接于电阻R,16号引脚连接GND接地,7号、8号、9号、10号、11号、12号、13号和14号引脚通过引线连接于RISC处理器的引脚。

工作原理:微处理器的使能端口通过后期添加的RAM的使能端口及RAM的使能端口和S3C44BOX的使能端相连接,微处理器的数据交换端口和静态RAM的数据交换端口及静态RAM的数据交换端口和S3C44BOX的的数据端口连接。静态RAM为高速2k*8双端口静态RAMIDT7312,每个端口拥有独立的控制总线、地址总线和I/O总线,该双口RAM允许CPU独立访问内部的任何存储单元,作为微处理器和S3C44BOX的数据交换媒介。电路工作时首先进行使能位处理,然后数据通过地址总线D0-D7\A0-A7经过静态RAM传递给S3C44BOX。

本实用新型和现有技术相比,其优点在于:一种高速处理信息的CPU模块,该CPU模块包括微处理器TMS320F2812和基于ARM7TDMI内核技术的16/32位RISC处理器S3C44BOX,增加了其工作效率,增强了电路板的工作稳定性,同时提高了其综合工作性能;模块结构简单、稳定性好、数据传送实时性强。

尽管已经示出和描述了本实用新型的实施例,本领域的普通技术人员可以理解:在不脱离本实用新型的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本实用新型的范围由权利要求及其等同物限定。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1