技术总结
本发明公开了一种基于一致性总线扩展非易失内存的系统及方法，其结构包括若干通过cache一致性高速互连总线互连的节点，每个节点内均配置有处理器、DRAM内存和NVM内存组成的混合内存，其中在处理器与NVM内存之间配置有NVM内存控制器，在处理器与DRAM内存之间配置有DRAM内存控制器，其中处理器与NVM内存、DRAM内存之间均通过cache一致性高速互连总线互连，且对DRAM内存和NVM内存统一编址实现异构混合内存系统的全局cache一致性，方法则基于该系统实现。该一种基于一致性总线扩展非易失内存的系统及方法与现有技术相比，解决DRAM内存现有的技术瓶颈，提升NVM内存访问性能，提高整系统数据处理能力，实用性强，适用范围广泛，易于推广。
技术研发人员：周恒钊;刘璧怡;李拓
受保护的技术使用者：郑州云海信息技术有限公司
文档号码：201710078934
技术研发日：2017.02.14
技术公布日：2017.06.13