技术特征：
技术总结
非线性高速缓存逻辑。一种用二进制存储器地址生成高速缓存地址的高速缓存逻辑，所述二进制存储器地址包括第一预定长度的第一二进制序列和第二预定长度的第二二进制序列，所述高速缓存逻辑包括：多个取代单元，所述多个取代单元中的每一个被配置成接收所述第一二进制序列的位的相应分配，并且用根据接收到的位的分配而选择的对应取代位串来替换其分配的位；映射单元，其被配置成组合所述多个取代单元输出的取代位串，以形成所述第二预定长度的一个或更多个二进制串；以及组合逻辑，其被布置成通过可逆运算将所述一个或更多个二进制串与所述第二二进制序列组合，以形成用作高速缓存存储器中的高速缓存地址的至少部分的二进制输出串。
技术研发人员：S·芬尼
受保护的技术使用者：想象技术有限公司
技术研发日：2017.03.17
技术公布日：2017.09.26