技术特征：
技术总结
本发明提供了一种用于位宽分区的神经网络加速器及其实现方法，该神经网络加速器包括：多个位宽不同的计算处理单元，输入缓存器，权重缓存器，输出缓存器，数据位移器及外部存储器；各个所述计算处理单元从对应的输入缓存区及权重缓存器获取数据，并对与其位宽一致的神经网络层的数据进行并行处理；所述数据位移器用于将当前计算处理单元输出的数据的位宽转换为与该当前计算处理单元对应的下一计算处理单元的位宽一致；外部存储器，用于存储计算处理单元处理前及处理后的数据。利用本发明，可以对多个短位宽数据进行乘累加操作，增加了DSP利用率；采用不同位宽的CP并行计算神经网络的每层，提高了加速器的计算吞吐量。
技术研发人员：尹首一;郭建辛;欧阳鹏;唐士斌;涂锋斌;刘雷波;魏少军
受保护的技术使用者：清华大学
技术研发日：2017.07.27
技术公布日：2017.12.08