本发明涉及脉冲信号产生及处理领域，尤其是一种包装数粒信号产生装置。
背景技术：
光电式检测计数技术主要是依靠红外线传感器发射出的光线检测在检测通道中的药粒等颗粒检测物，接收传感器由于颗粒检测物的遮挡而产生脉冲信号，用于进行计数和记录。由于颗粒检测物的形状不规整、平移或者斜坡滑移的抖动、下落的翻转等原因，造成光电式传感器产生的计数脉冲含有前沿、后沿抖动干扰脉冲，将其直接作为计数脉冲时，会造成计数误差。
线阵ccd/cmos技术是一种连续数粒方法，ccd/cmos摄像头可对通道上物料进行扫描计数，达到设定数量时停止供料，与红外传感器技术相比，其计数精度和速度有提高，但成本高。
技术实现要素：
为了解决现有包装数粒信号所存在的问题，本发明提供了一种包装数粒信号产生装置，包括：数粒信号传感器、移位寄存器、加法器、译码器、抗干扰阈值选择器、rs触发器、振荡器。
数粒信号传感器输出数粒初始脉冲，移位寄存器的输入为数粒初始脉冲和采样时钟脉冲，输出为n位序列数据；加法器的输入为n位序列数据，输出为序列数据中1个数统计值，序列数据中1个数统计值的数值范围是0至n；译码器输入为序列数据中1个数统计值，输出为译码输出信号；抗干扰阈值选择器的输入为译码输出信号，输出为第一置位信号和第二置位信号；rs触发器的输入为第一置位信号和第二置位信号，输出为数粒计数脉冲；振荡器输出采样时钟脉冲；所述n为大于等于2的整数。
移位寄存器的功能是，输出的n位序列数据为根据采样时钟脉冲对数粒初始脉冲的最近n次采样值；所述采样值为二进制数据0或者1。
加法器的功能是，对输入的n位序列数据中“1”的个数进行统计，统计结果作为序列数据中1个数统计值输出。
译码器的功能是，对序列数据中1个数统计值进行译码得到n+1个译码输出信号；所述n+1个译码输出信号由y0、y1、……、yn组成，y0、y1、……、yn中有且仅有一个有效；所述y0、y1、……、yn中的有效信号与序列数据中1个数统计值中的0、1、……、n一一对应。
抗干扰阈值选择器的功能是，当输入的译码输出信号中yn及与n-ru1(n减去ru1)个与yn相邻的译码输出信号中有一个有效时，则令第一置位信号有效；当输入的译码输出信号中y0及与rd1个与y0相邻的译码输出信号中有一个有效时，则令第二置位信号有效；所述ru1为抗干扰上限阈值，为大于n/2(n除以2)且小于等于n的整数；所述rd1为抗干扰下限阈值，为大于等于0且小于n/2的整数。
所述rs触发器的功能是，第一置位信号为rs触发器的置位信号，第二置位信号为rs触发器的复位信号；数粒计数脉冲从rs触发器的同相输出端输出，或者从rs触发器的反相输出端输出。
本发明的有益效果是：能够自动滤除数粒脉冲信号中的正窄脉冲干扰和负窄脉冲干扰，也能够滤除其中连续的正脉冲干扰或者是连续的负脉冲干扰；滤除脉冲干扰的效果能够通过改变n位序列数据的位数，或者是改变抗干扰上限阈值、抗干扰下限阈值的大小进行调节。
附图说明
图1为包装数粒信号产生装置实施例；
图2为数粒信号传感器实施例；
图3为n＝6时移位寄存器实施例；
图4为n＝6时加法器实施例；
图5为n＝6时译码器和抗干扰阈值选择器实施例；
图6为rs触发器实施例；
图7为振荡器实施例；
图8为n＝6时对包装数粒信号的抗干扰效果示意图。
具体实施方式
以下结合附图对本发明作进一步说明。下面的实施例中，n＝6。
如图1所示为包装数粒信号产生装置实施例。图1中，数粒信号传感器100输出数粒初始脉冲p1；移位寄存器101包括串行输入端、n位并行输出端、采样时钟脉冲输入端，数粒初始脉冲p1从移位寄存器101的串行输入端输入，采样时钟脉冲clk从移位寄存器101的采样时钟脉冲输入端输入，移位寄存器101的n位并行输出端输出n位序列数据x1；加法器102的输入为n位序列数据x1，输出为序列数据中1个数统计值x2；译码器103输入为序列数据中1个数统计值x2，输出为译码输出信号x3；抗干扰阈值选择器104的输入为译码输出信号x3，输出为第一置位信号se1和第二置位信号re1；rs触发器105的输入为第一置位信号se1和第二置位信号re1，输出为包装数粒信号产生装置的数粒计数脉冲p2；振荡器106输出采样时钟脉冲clk。
图2为数粒信号传感器实施例，采用欧姆龙对射式光电开关，投光器201的型号为e3zg-t61-s；受光器202的型号为e3zg-t61-s，其输出端out1采用npn三极管集电极开路输出，电阻r201为其集电极电阻，数粒初始脉冲p1从受光器202的out1端输出。图2中，+vcc为光电开关的供电电源，gnd为公共地。数粒信号传感器也可以采用其他对射式光电开关或光幕传感器，光电开关或光幕传感器的脉冲输出形式也可以是其他形式的输出类型。数粒信号传感器安装在被测物体经过的物体通道上；所述物体通道可以是单列物体输送带通道，也可以是物体包装前的斜坡滚落通道或者落下通道，等等。
图3为n＝6时移位寄存器的实施例。图3中，6个d触发器ff1、ff2、ff3、ff4、ff5、ff6组成6位串行移位寄存器，ff1的输入端d为移位寄存器的串行输入端，连接至数粒初始脉冲p1；ff1、ff2、ff3、ff4、ff5、ff6的时钟输入端clk并联后，组成移位寄存器的移位脉冲输入端，即移位寄存器的采样时钟脉冲输入端，并连接至采样时钟脉冲clk；ff1、ff2、ff3、ff4、ff5、ff6的输出端q分别为x11、x12、x13、x14、x15、x16，图3中，n位序列数据x1由x11、x12、x13、x14、x15、x16组成。n位序列数据x1为移位寄存器在采样时钟脉冲clk边沿中的上升沿对数粒初始脉冲p1的最近n次采样值。
n为其他数值时，可以增减图3中d触发器的数量来实现移位寄存器的功能。图3中d触发器可以用其他触发器来代替，例如，采用n个jk触发器来实现n位的移位寄存器的功能。移位寄存器也可以采用单个或者多个专用的多位移位寄存器来实现，例如，采用1片74hc164或者是1片74hc595，可以实现不多于8位的移位寄存器的功能，采用多片74hc164或者是多片74hc595，可以实现多于8位的移位寄存器的功能。
图4为n＝6时加法器实施例。加法器的功能是，统计n位序列数据x1中“1”的个数的数量值并以序列数据中1个数统计值x2输出。图4中，加法器由1位全加器fa1、fa2、fa3、fa4组成，图4中的4个1位全加器均包括有1位加数输入端a、1位加数输入端b、进位输入端ci，以及1位结果输出端s、1位进位输出端co。1位全加器fa1、fa2实现x11、x12、x13、x14、x15、x16中“1”的个数的统计，m2、m1和n2、n1分别为fa1、fa2的2位二进制统计结果输出。x11、x12、x13、x14、x15、x16与fa1、fa2的6个输入端的连接位置可以相互任意互换。1位全加器fa3、fa4组成2位二进制加法器，fa3、fa4将m2、m1和n2、n1相加得到3位二进制输出x23、x22、x21，x23、x22、x21组成序列数据中1个数统计值x2；fa3的进位输入端ci输入0。
还可以采用其他的电路形式来实现加法器的功能，例如，采用多片超前进位集成4位加法器74hc283实现加法器的功能，或者是采用多片4位二进制并行进位全加器cd4008实现加法器的功能，或者是采用多片3位串行加法器cd4032是4实现加法器的功能，或者是门电路组成的组合逻辑电路实现加法器的功能，等等。
图5为n＝6时译码器和抗干扰阈值选择器实施例。图5中的fd1为3线—8线译码器74hc138，fd1组成译码器。序列数据中1个数统计值x2的3位二进制输出x23、x22、x21分别连接至fd1的3位地址输入端a2、a1、a0，fd1的3个使能输入端
图5中，由与非门fa1、fa2组成抗干扰阈值选择器。图5中，fd1输出中的y6和y5连接至与非门fa1的输入端，只要序列数据中1个数统计值x2大于等于5，即y6及与y6相邻的1个译码输出信号y5之中的任何1个有效，则第一置位信号se1有效，此时抗干扰上限阈值ru1等于5。图5中，fd1输出中的y0、y1和y2连接至与非门fa2的输入端，只要序列数据中1个数统计值x2小于等于2，即y0及与y0相邻的2个译码输出信号y1、y2之中的任何1个有效，则第二置位信号re1有效，此时抗干扰下限阈值等于2。改变连接至与非门fa1输入端的信号，当只有y6连接至与非门fa1的输入端时(此时的与非门fa1为非门)，只有序列数据中1个数统计值x2等于6时y6有效，第一置位信号se1才有效，此时抗干扰上限阈值ru1等于6；当将y6、y5、y4连接至与非门fa1的输入端时，只要序列数据中1个数统计值x2大于等于4，即y6及与y6相邻的2个译码输出信号y5、y4之中的任何1个有效，则第一置位信号se1有效，此时抗干扰上限阈值ru1等于4。改变连接至与非门fa2输入端的信号，当只有y0连接至与非门fa2的输入端时(此时的与非门fa2为非门)，只有序列数据中1个数统计值x2等于0时y0有效，第二置位信号re1才有效，此时抗干扰下限阈值rd1等于0；当将y0、y1连接至与非门fa2的输入端时，只要序列数据中1个数统计值x2小于等于1，即y0及与y0相邻的1个译码输出信号y1之中的任何1个有效，则第二置位信号re1有效，此时抗干扰下限阈值rd1等于1。图5中，第一置位信号se1、第二置位信号re1为高电平有效；图5中与非门fa1、fa2改成与门，则第一置位信号se1、第二置位信号re1变成低电平有效。选择yn及与n-ru1个与yn相邻的译码输出信号中有一个有效，则令第一置位信号有效，以及选择y0及与rd1个与y0相邻的译码输出信号中有一个有效，则令第二置位信号有效均为或逻辑；在本实施例中，译码器的输出为低电平有效，抗干扰阈值选择器采用与逻辑门来实现上述或逻辑功能。当译码器的输出为高电平有效时，抗干扰阈值选择器可以采用或门、或非门实现上述或逻辑功能。
图6为rs触发器实施例。图6中，或非门fo1、fo2组成rs触发器，第一置位信号se1和第二置位信号re1均为高电平有效。当se1有效、re1无效时，将从同相输出端fo2输出的数粒计数脉冲p2置为1；se1无效、re1有效时，将数粒计数脉冲p2置为0；当se1和re1均无效时，数粒计数脉冲p2的状态不变。rs触发器也可以采用其他形式的rs触发器。
图6中，数粒计数脉冲p2与数粒初始脉冲p1之间为同相关系。如果数粒计数脉冲p2改从反相输出端，即或非门fo1输出，则功能为，当se1有效、re1无效时，将数粒计数脉冲p2置为0；se1无效、re1有效时，将数粒计数脉冲p2置为1；当se1和re1均无效时，数粒计数脉冲p2的状态不变；此时数粒计数脉冲p2与数粒初始脉冲p1之间为反相关系。
设在本n＝6的实施例中，抗干扰上限阈值ru1取值为5，抗干扰下限阈值rd1取值为2，则有，当序列数据中1个数统计值x2大于等于5时，输出se1为高电平，将数粒计数脉冲p2置为1；当序列数据中1个数统计值x2小于等于2时，输出re1为高电平，将数粒计数脉冲p2置为0。由于抗干扰上限阈值ru1为大于n/2且小于等于n的整数，抗干扰下限阈值rd1为大于等于0且小于n/2的整数，第一置位信号se1和第二置位信号re1不可能同时有效，因此，rs触发器的输出不会出现逻辑状态不确定的情况。
图7为振荡器实施例。图7中，cmos非门fn1和fn2、电阻r91、电容c91组成多谐振荡器，采样时钟脉冲clk从fn2的输出端输出，clk的频率可以通过调整电阻r91、电容c91的值来改变。振荡器还可以采用其他类型的多谐振荡器来实现。
图8为n＝6时对包装数粒信号的抗干扰效果示意图，给出了15个采样时钟脉冲clk对数粒初始脉冲p1的采样结果，以及得到的数粒计数脉冲p2。设在图8中clk的采样点1之前得到的6个序列数据x1均为0，数粒计数脉冲p2为0。图8中，数粒初始脉冲p1在clk的采样点2前至采样点3后出现了正脉冲干扰，导致x1在采样点2、采样点3采样得到干扰采样值1；数粒初始脉冲p1在clk的采样点4至采样点5之间出现了正窄脉冲干扰，但该正窄脉冲宽度小于采样周期且处于2个采样点之间，未影响序列数据x1的采样结果，即采样过程自动滤除了该正窄脉冲干扰；数粒初始脉冲p1在clk的采样点7之后开始从0变1，从0变1过程中出现了2次边沿抖动，其中的第2个正窄脉冲抖动干扰被采样过程自动滤除，采样点8、采样点9的值分别为1、0。图8中，在时钟脉冲clk的采样点1至采样点15采样得到的n位序列数据x1、n位序列数据x1中1个数统计值x2和数粒计数脉冲p2见表1。
表1采样点1-15的n位序列数据x1、x1中1个数统计值x2和数粒计数脉冲p2
ru1为5，rd1为2，观察表1中采样点的情况，在采样点1-10，x2小于等于rd1，re1有效，se1无效，p2被置为0；在采样点11-12，x2大于rd1且小于ru1，se1、re1均无效，p2维持为0；在采样点13-15，x2大于等于ru1，se1有效，re1无效，p2被置为1。显然，在连续的6个序列数据x1值中，直到图8的采样点13，才满足序列数据中1个数统计值x2大于等于抗干扰上限阈值ru1的条件，第一置位信号se1有效，数粒计数脉冲p2由0变1。
图8给出的是包装数粒信号产生装置在数粒初始脉冲p1为0时的抗正脉冲干扰效果，以及数粒初始脉冲p1由0变为1的条件与过程。包装数粒信号产生装置在数粒初始脉冲p1为1时的抗负脉冲干扰效果，以及数粒初始脉冲p1由1变为0的条件与过程，与数粒初始脉冲p1为0时的抗正脉冲干扰效果，以及数粒初始脉冲p1由0变为1的条件与过程相同。设在时钟脉冲clk的采样点31之前clk对数粒初始脉冲p1的6个采样值均为1，数粒计数脉冲p2为1，采样点31至采样点45采样得到的n位序列数据x1、n位序列数据x1中1个数统计值x2和数粒计数脉冲p2见表2。
表2采样点31-45的n位序列数据x1、x1中1个数统计值x2和数粒计数脉冲p2
观察表2中采样点的情况，在采样点31-32，x2大于等于ru1，se1有效，re1无效，p2被置为1；在采样点33-40，x1大于rd1且小于ru1，se1、re1均无效，p2维持为1；在采样点41-45，x2小于等于rd1，re1有效，se1无效，p2被置为0。
以数粒计数脉冲p2与数粒初始脉冲p1之间为同相关系为例做进一步的说明。当数粒初始脉冲p1、数粒计数脉冲p2均为0时，在连续n次采样中，只要单个或者多个正脉冲干扰形成的采样结果未造成n位序列数据x1中“1”的个数大于等于抗干扰上限阈值ru1，则数粒计数脉冲p2不会变为1；数粒初始脉冲p1、数粒计数脉冲p2均为1时，在连续n次采样中，只要单个或者多个负脉冲干扰形成的采样结果未造成n位序列数据x1中“1”的个数小于等于抗干扰下限阈值rd1，则数粒计数脉冲p2不会变为0。当p1、p2都为低电平时，只要在p1中出现的正脉冲使连续n个p1采样值中有大于等于ru1个为1时，能够从p2输出与该p1中正脉冲相对应的正脉冲；当p1、p2都为高电平时，只要在p1中出现的负脉冲使连续n个p1采样值中有小于等于rd1个为1时，能够从p2输出与该p1中负脉冲相对应的负脉冲。当数粒初始脉冲p1已经由0变为1，或者是由1变为0之后，数粒计数脉冲p2需要在n位序列数据x1中“1”的个数大于等于ru1，或者是小于等于rd1条件满足之后，才将数粒计数脉冲p2从0变1，或者是将数粒计数脉冲p2从1变0，有几个采样脉冲周期的延迟。当ru1取值越大时，包装数粒信号产生装置将数粒计数脉冲p2从0变1的条件更加严格，抗正脉冲干扰效果更好，但数粒计数脉冲p2相对于数粒初始脉冲p1的延迟时间越大，反之ru1取值变小时，抗正脉冲干扰效果变小，但数粒计数脉冲p2相对于数粒初始脉冲p1的延迟时间变小。当rd1取值越小时，包装数粒信号产生装置将数粒计数脉冲p2从1变0的条件更加严格，抗负脉冲干扰效果更好，但数粒计数脉冲p2相对于数粒初始脉冲p1的延迟时间越大，反之rd1取值变大时，抗负脉冲干扰效果变小，但数粒计数脉冲p2相对于数粒初始脉冲p1的延迟时间变小。当n的取值变大时，包装数粒信号产生装置将数粒计数脉冲p2从0变1，以及从1变0的条件变严格，抗干扰效果变好，但数粒计数脉冲p2相对于数粒初始脉冲p1的延迟时间变大；当n的取值变小时，包装数粒信号产生装置将数粒计数脉冲p2从0变1，以及从1变0的条件变宽，抗干扰效果变小，但数粒计数脉冲p2相对于数粒初始脉冲p1的延迟时间变小。
采样时钟脉冲的周期要根据数粒初始脉冲p1的脉冲宽度、变化速度和干扰脉冲的宽度确定。例如，若某生产线上的数粒初始脉冲p1脉冲宽度至少有10ms，其抖动干扰通常不超过1ms，因此，可以选择采样时钟脉冲的周期为1ms左右，n在3至7范围内取值。
包装数粒信号产生装置中移位寄存器、加法器、译码器、抗干扰阈值选择器、rs触发器、振荡器中的全部，或者是部分功能可以采用pal、gal、cpld、fpga，或者是其他可编程逻辑器件、逻辑单元来实现。
除说明书所述的技术特征外，均为本领域技术人员所掌握的常规技术。