技术总结
本发明公开了一种面向智能物联的同步串行大数据可靠传输方法，该方法利用VHDL语言设计并在FPGA上实现，具体包括：同步串行数据接收模块：FPGA同步串行时钟接收管脚的上升沿检测；建立BRAM将接收到的数据进行一级缓存并判断数据的有效性；读取一级缓存中的数据并保存到另一个BRAM中进行二级缓存，当一级缓存中的数据存在连续5个高电平时，跳过下一个数据接着读取。同步串行数据发送模块：利用FPGA主时钟分频得到同步串行发送时钟；在同步串行发送时钟下降沿时将待发送的数据按照bit位从低到高的顺序依次赋值给FPGA同步串行数据发送管脚，并检测FPGA同步串行数据发送管脚是否存在连续5个高电平，如果存在就插入一个低电平，并赋值给FPGA同步串行数据发送管脚。
技术研发人员：陶飞;邹孝付;左颖
受保护的技术使用者：北京航空航天大学
技术研发日：2017.12.26
技术公布日：2018.06.12