包围体层级结构(bvh)可以改进光线跟踪算法。bvh是封围场景内的对象的包围体的树。光线跟踪通过跟踪光线通过虚拟三维环境的路径来生成图像。不是针对大量对象中的每一个对象检查光线遍历，而是可以更容易地针对封围那些对象的bvh中的体积(“母节点”)检查光线遍历。如果是这样，则可以连续地针对较小的包围体(“同级节点(siblingnode)”)测试光线交叉。
在降低精度的包围体层级结构中，选择局部低分辨率网格，使得网格的原点与母u轴对齐，并且将网格的尺寸选择为是二的幂的、且大于母边界框的尺寸的最小值。通过计算局部网格中的边界框坐标的整数偏移来量化边界框。
具有包围体的bvh可以由轴对齐的边界框表示，该轴对齐的边界框使用其最小坐标p和最大坐标q来指定，其中
设(u母，v母)是经量化的边界框的对应坐标。下一步是对母框内的子框进行编码。由于bvh压缩是有损的，因此经解压缩的坐标可以与未经量化的坐标不同。选择局部低分辨率网格，使得网格的原点与u母对齐，并且网格的尺寸被选择为是二的幂的且大于母边界框的最小值。通过计算边界框坐标相对于网格原点的相对偏移并将结果量化为少量比特nb来导出经量化的边界框。对于轴i，这些操作通过以下公式来描述：
其中，
如在公式3和4中所描述，当从根节点遍历bvh时，可以迭代地从经量化的坐标解压缩边界框：
其中，(u，v)是在遍历的开始时利用根节点的全精度坐标进行初始化的经分解的坐标。si的值递增1，这补偿了由公式1中最右边的地板操作引入的负误差。这也保证了vi-ui＞0，如果母节点从子节点被解压缩，则这对于确定性网格尺寸而言是必须的。
光线和经压缩的bvh之间的交叉可以通过遍历bvh、解压缩节点边界框并计算光线边界框交叉来确定，该光线边界框交叉可以使用kay和kajiya的平板(slab)测试来评估。该测试计算沿着光线到限定了边界框的面的平面(称为平板)对的三个距离间隔。平板测试使用参数化的光线表示o+td，其中o是光线原点，d是光线方向，并且t是沿光线的参数距离。沿每个轴i计算一对参数距离：
λi＝(ui-oi)wi(5)
μi＝(vi-oi)wi(6)
其中
max(λmax，tmin)≤min(μmin+2ulp(μmin，tmax)(7)
其中λmax和tmin分别是λi和μi的最大值和最小值，并且(tmin，tmax)表示光线的剪辑距离。函数ulp()返回有限精度浮点值的最后位置中的单位。添加此补偿项umin可保证水密性(watertight)交叉结果。如果斜率wi为负，则必须交换λi和μi的对应值。
如果在每个遍历步骤之后光线的原点移动到更接近边界框，则可以使用降低精度的算法执行平板测试。这可以通过在每个遍历步骤之后更新光线的原点来完成。然而，如果修改了光线原点，则针对母节点计算的(λ，μ)的值不能被重新用于子节点。因此，对于一对同级节点，必须针对十二个边界平面中的每一个对公式5和公式6求值，这使得计算的数量加倍。
附图说明
参照以下附图描述一些实施例：
图1是根据一个实施例的用于压缩方案的局部网格的描绘；
图2是根据一个实施例的用于包围体层级结构编码的流程图；
图3是根据一个实施例的用于计算光线包围体层级结构交叉的流程图；
图4是根据一个实施例的被压缩和存储在一起的一对同级节点的描绘；
图5是根据一个实施例的处理系统的框图；
图6是根据一个实施例的处理器的框图；
图7是根据一个实施例的图形处理器的框图；
图8是根据一个实施例的图形处理引擎的框图；
图9是图形处理器的另一实施例的框图；
图10是根据一个实施例的线程执行逻辑的描绘；
图11是根据一些实施例的图形处理器指令格式的框图；
图12是图形处理器的另一实施例的框图；
图13a是根据一些实施例的图形处理器命令格式的框图；
图13b是示出了根据一些实施例的图形处理器命令序列的框图；
图14是根据一些实施例的示例性图形软件架构的描绘；
图15是示出了根据一些实施例的ip核开发系统的框图；
图16是示出了根据一些实施例的示例性芯片上系统集成电路的框图；
图17是根据一个实施例的芯片上系统中的图形处理器的框图；并且
图18是根据一个实施例的另一图形处理器的框图。
具体实施方式
在一些实施例中，降低精度的包围体层级结构(bvh)和光线遍历使得能够通过低成本的固定功能硬件实现高性能的实时光线追踪。通过对在母bvh节点与其两个子节点之间共享的六个边界平面重复使用光线框交叉计算，可以减少光线遍历的计算成本。遗憾的是，利用先前的降低精度的遍历方法，这种重复使用是不可能的。
光线遍历算法中的水密性交叉(即，没有裂缝)对于降低精度的光线遍历尤为重要，在降低精度的光线遍历中，数值误差可能更大，从而导致错过交叉。在一些实施例中，降低精度的遍历算法使得能够重复使用对在母节点与其子节点之间共享的边界平面的计算，并保证水密性交叉。
一对同级节点的包围体与母节点共享六个边界平面(坐标)。通过利用这一点，一对同级节点的(在二叉树中的)边界可以与六个经量化的偏移和一对3位的掩码(l，m)一起存储，这些掩码将坐标分配给左同级或右同级。假设二叉树的深度优先布局，存储一个位以指示内部节点或叶节点、一对同级节点的六个经压缩的坐标、一对3位的掩码以及对右子节点对的np位的索引，如表1中所示。如果右子节点对的索引相对于母节点，则此索引始终为偶数，并且可以丢弃此索引的最低有效位。因此，如果np是用于子索引的位数，则单个bvh可以包含
通过将边界框解压缩与遍历相结合，降低精度的遍历算法可以重复使用对与母节点共享的平面的计算。这种组合遍历方法迭代地累积相对于母节点的参数距离：
由于ri是精度降低的项，因此能以降低的精度计算公式8和9中的乘法运算。斜率si的精度可以减小一小部分，以进一步降低算法复杂度。可以修改bvh量化方案以实现水密性交叉。
使用此遍历算法，经解压缩的边界框不再可用。因此无法直接计算指数e母。用于计算指数的低成本方法避免了对边界框进行解压缩。
对于每个遍历步骤，可以通过有限精度浮点算术引入数值误差，这导致参数距离的下限(λ下限，μ下限)和上限(λ上限，μ上限)。假设斜率wi为正，水密性交叉点的必要和充分条件是对于每个轴i，
其中∈是底层浮点表示的机器ε(epsilon)，并通过计算斜率wi、内部乘法和外部加法，误差被引入。
从公式12往回运作，朝着水密性交叉的第一步或标准是通过修改公式3来确保
其中ru()将浮点运算的结果舍入到如由用于浮点算术的ieee标准(ieee754)中指定的上限值。利用固定功能光线遍历，可以为此舍入模式静态地配置浮点硬件。接下来通过修改公式1使
其中rl()将浮点运算的结果舍入到如由ieee754标准中指定的下限值。最后通过修改公式8使
其中斜率wi也被舍入到下限值。因此，满足了水密性交叉的第一约束。
虽然消除了值λi中的正误差，但仍然存在负误差。此外，这些负误差随着每个遍历步骤而累积。遗憾的是，由于μi的偏差是相对于
然而，可以使用替代的压缩来将λi和ui解耦，其中参考如图1所示的
图2中所示的序列10能以软件、固件和/或硬件来实现。在软件和固件实施例中，其可通过存储在诸如磁、光或半导体存储之类的一种或多种非瞬态计算机可读介质中的计算机执行的指令来实现。这些存储在一个实施例中可以是图形处理单元的一部分，或者在另一实施例中可以在图形处理单元的外部。还构想了其他实施例。
图2中所示的序列10以基于由一组图元组成的输入几何结构来构建加速结构开始，所述图元通常是如框12中所指示的三角形。包围体层级结构以根节点开始，并且以叶节点结束。每个根节点被分成一对子节点或同级节点，然后这些节点中的每一个反复地被向下分割至叶节点。对于每对子节点，存在三维中的一组最小坐标p以及三维中的一组最大坐标q。每个维度都被视为平面。
对于最小节点坐标，如14处所指示，实现由框16至20组成的序列。在框16处确定与子节点的母节点坐标不同的这些子节点的坐标。然后在框18中，针对那些坐标中的每一个计算与它们的母节点的差异。值得注意的是，这种差异是通过不对母节点坐标编码而确定的。最后，如框20中所指示，对未编码的母节点坐标与子节点坐标之间的差异进行量化。
在一个实施例中，仅存储不同的坐标的差异。对于与母节点坐标相同的坐标，识别引用母坐标信息的位掩码，使得不需要为子节点再次重新存储与母坐标相同的子坐标。
因此，相对于母节点的最小坐标对子节点的最小坐标进行编码，并且相对于母节点的最大坐标对子节点的最大坐标进行编码。这实现了水密性交叉。使用母节点的经解压缩的坐标来计算子坐标的偏移导致更严格的边界，因为在对子节点进行编码时补偿了母节点中引入的误差。实现更严格边界的另一种方法是计算子节点相对于母节点的原始坐标的偏移。
然后，如框22中所指示，对最大坐标重复框16、18和20的序列。最后，仅不同的坐标与位掩码一起被存储，该位掩码针对与母坐标相同的子坐标标识对于子节点在什么地方重复使用来自母节点的坐标信息。下面阐述的伪代码1可以用于包围体层级结构压缩。
在每个阶段，从根节点向下移动通过树到叶节点，子节点平面与母节点平面尺寸相同或者小于母节点平面。因此，边界框不增长。因此，为了随着包围体层级结构相对于母节点下降而对该包围体层级结构进行量化，差异趋于较小，并因此可以减小所存储的数据的尺寸。
对于最小坐标，计算差异r，并且对于最大坐标，计算差异s。如果子节点的坐标与母节点的坐标不同，则将变量li设置为等于1，否则将li设置为等于零，从而指示信息将如何被存储。最后计算子节点的u，v坐标。
通过向下舍入(rl)来计算r差异和s差异。通过将母坐标加到r倍因子并向上舍入(ru)来计算子坐标u。通过将母节点坐标与s倍因子之间的差异向下舍入(rl)来计算子坐标v。位数如下面所述的伪代码1中被指示为nb。因此，在一些实施例中，尽管对于最小和最大坐标有十二个坐标，但实际上仅六个坐标必须被存储。
以下所述的伪代码1示出了具有解耦的最小和最大坐标的一对同级节点的边界框压缩。未与母框共享的边界框坐标由一对三位的掩码指示：
(l，m)：foralli∈(x，y，z)do
if
li＝1
else
li＝0
if
mi＝1
else
mi＝0
图3中所示的用于执行光线图元交叉测试的序列30能以软件、固件和/或硬件来实现。在软件和固件实施例中，其可通过存储在诸如磁、光或半导体存储之类的一种或多种非瞬态计算机可读介质中的计算机执行的指令来实现。例如，序列可以存储在图形处理单元内或不在其内，即存储在外部存储器内。还构想了其他实施例。
如框32中所指示，包围体遍历的序列30开始于：通过使用ri确定光线进入边界框的位置来得到λi。然后，流程使用si确定光线离开边界框的位置以确定μi，如框34中所指示。
在框36中，通过使用降低精度的乘法将光线斜率和λi相乘并将光线斜率和μ相乘来比较μi、λi以确定光线/边界框交叉。
光线-图元交叉测试重复使用上面结合伪代码1所描述的距离r和s。重复使用从光线原点到最小和最大坐标的每个平面的距离是在一些实施例中是基本上减少计算的平面重复使用的一种形式。值r和s与边界体编码一起存储，并存储在包围体层级结构本身内，使得在一个实施例中在交叉测试期间可以访问它们。
通过将包围体层级结构用于光线-图元交叉，可以更高效地执行测试，因为可能剔除永远不会被光线交叉的某些图元。遍历从包围体层级结构的根处开始，并开始将光线与该根的边界框交叉。如果没有交叉，则遍历停止，因为可能没有交叉。如果根被交叉，则测试继续移动到子节点中的每一个。遍历在光线不与其交叉的任何子节点处停止，并且仅经由具有光线交叉的子节点继续下降通过层级结构。最终，叶节点被交叉，并且叶节点对应于图元本身。
通过计算子边界框的、相对于母边界框的项，在一些实施例中可以在存储带宽方面实现相当大的节省。通过重复使用来自编码过程的值r和s，可以在一些实施例中作出额外的节省。
此外，随着流从树下降，渐进地测试每个连续的节点。仅对不与母平面共享的平面以及不被共享的平面进行计算，使用如已经描述的偏移r和s来计算仅某些项。
在传统的遍历中，光线具有原点和方向。到六个平面的距离被计算为由边界框的坐标所限定。然后，那些距离用于确定光线是否与框交叉。
在下面的伪代码2中，λ和μ是从原点到六个平面中的每一个的距离。不是计算绝对距离，而是计算到最小坐标的最大距离以获得三个距离。这些是光线进入边界框的距离。然后计算到最大坐标的最小距离以获得三个距离，这些距离是光线离开框的距离。然后比较进入和离开距离以确定是否发生任何交叉。如果光线进入框的距离小于光线离开框的距离，则光线与边界框交叉，否则没有交叉。
可以像上面计算偏移一样计算距离，即使用伪代码1中使用的完全相同的值r和s。通过计算相对于母边界框的距离，可以获得较小的距离，这允许使用降低的精度乘法。然后可以使用已经计算的r和s偏移值来计算λ和μ。结果，可以使用降低精度的乘法将所述值乘以光线的斜率。
下面阐述的伪代码2示出了一对同级节点的水密性遍历。如果光线的斜率wi为负，则交换最小坐标和最大坐标。计算六个参数距离，然后根据掩码(l，m)来分配给左子节点或右子节点：
foralli∈(x，y，z)do
//对于左节点和右节点初始化(λ，μ)
//计算新距离
ifwi≥0then
else
//将所计算的距离分配给左节点和右节点
if(li＝0andwi≥0or(mi＝0andwi＜0)then
if(mi＝0andwi≥0)orli＝0andwi＜0)then
if(li＝1andwi≥0)or(mi＝1andwi＜0)then
ifmi＝1andwi≥0)or(li＝1)andwi＜0)then
沿轴i的网格尺寸di可以通过计算局部网格中最小经解压缩的坐标与最大经解压缩的坐标之间的距离di来确定。由于经解压缩的坐标被量化，因此di可以是nb位的无符号浮点数。在每个遍历步骤，可以从di的先前值
指数di给出新的网格指数，即ei＝exponent(di)可以在bvh压缩期间预先计算网格尺寸的初始值d根和根边界框的经量化的坐标。
为了在母节点与其子节点之间共享边界平面和遍历计算，能以拓扑顺序遍历bvh，即，可以在遍历母节点的子节点之前遍历该母节点。通常，这样的遍历将需要栈，其中每个栈条目将存储母节点的遍历状态，母节点的遍历状态包括λ、μ、e和d的值以及远的子节点的索引，如图4中所示。与未压缩的bvh(其中仅子节点的索引是必须存储的)相比，存储λ和μ的全精度值显着增加了栈条目的尺寸。
对于每个光线-bvh交叉，参数距离(λ根，μ根)的值通过利用经量化的根边界框执行全精度交叉测试来初始化。在一个实施例中，每条光线仅计算一次初始参数距离和光线斜率，并且因此可以在启动基于硬件的遍历之前在着色器中对初始参数距离和光线斜率求值。计算出的光线斜率也可用于水密性光线-三角形交叉。
如果沿轴i的光线方向di的分量为零，则求出(λiμi)的对应值为±∞，因此不能被渐进地导出。在这种情况下，轴i被标记为退化轴，而不是渐进地计算(λi，μi)的值，平面坐标的偏移相对于光线原点(μi-oi，vi-oi)被渐进地计算。这相当于利用斜率wi＝1来渐进地计算(λi，μi)的值。一旦导出了这些坐标偏移，就可以直接将它们与光线原点进行比较，以导出(λi，μi)的值。
ifui＝oi≤0andvi-oi≥0then
λi＝-∞
μi＝∞
else
λi＝∞
ui＝-∞
图5是根据实施例的处理系统100的框图。在各实施例中，系统100包括一个或多个处理器102以及一个或多个图形处理器108，并且可以是单处理器台式机系统、多处理器工作站系统或具有大量处理器102或处理器核107的服务器系统。在一个实施例中，系统100是被纳入到用于在移动设备、手持式设备或嵌入式设备中使用的芯片上系统(soc)集成电路内的处理平台。
系统100的实施例可以包括或并入基于服务器的游戏平台、游戏控制台，包括游戏与媒体控制台、移动游戏控制台、手持式游戏控制台、或在线游戏控制台。在一些实施例中，系统100是移动电话、智能电话、平板计算设备或移动互联网设备。数据处理系统100还可包括可穿戴设备(诸如智能手表可穿戴设备、智能眼镜设备、增强现实设备、或虚拟现实设备)、与所述可穿戴设备耦合、或者集成在所述可穿戴设备中。在一些实施例中，数据处理系统100是电视或机顶盒设备，所述电视或机顶盒设备具有一个或多个处理器102以及由一个或多个图形处理器108生成的图形界面。
在一些实施例中，一个或多个处理器102每个包括用于处理指令的一个或多个处理器核107，所述指令在被执行时执行系统和用户软件的操作。在一些实施例中，一个或多个处理器核107中的每个处理器核被配置成用于处理特定的指令集109。在一些实施例中，指令集109可以促进复杂指令集计算(cisc)、精简指令集计算(risc)、或经由超长指令字(vliw)的计算。多个处理器核107可以各自处理不同的指令集109，所述指令集可以包括用于促进对其他指令集进行仿真的指令。处理器核107还可以包括其他处理设备，如数字信号处理器(dsp)。
在一些实施例中，处理器102包括高速缓存存储器104。取决于架构，处理器102可以具有单个内部高速缓存或内部高速缓存的多个级。在一些实施例中，在处理器102的各部件当中共享高速缓存存储器。在一些实施例中，处理器102还使用外部高速缓存(例如，3级(l3)高速缓存或末级高速缓存(llc))(未示出)，可以使用已知的高速缓存一致性技术来在处理器核107当中共享外部高速缓存。另外地，寄存器堆106包括在处理器102中，所述处理器可以包括用于存储不同类型的数据的不同类型的寄存器(例如，整数寄存器、浮点寄存器、状态寄存器、和指令指针寄存器)。一些寄存器可以是通用寄存器，而其他寄存器可以特定于处理器102的设计。
在一些实施例中，处理器102与处理器总线110耦合，所述处理器总线用于在处理器102与系统100内的其他部件之间传输通信信号，例如地址、数据、或控制信号。在一个实施例中，系统100使用示例性‘中枢’系统架构，包括存储器控制器中枢116和输入输出(i/o)控制器中枢130。存储器控制器中枢116促进存储器设备与系统100的其他部件之间的通信，而i/o控制器中枢(ich)130经由本地i/o总线提供与i/o设备的连接。在一个实施例中，存储器控制器中枢116的逻辑集成在处理器内。
存储器设备120可以是动态随机存取存储器(dram)设备、静态随机存取存储器(sram)设备、闪存设备、相变存储器设备、或具有合适的性能用作处理存储器的某个其他存储器设备。在一个实施例中，存储器设备120可作为系统100的系统存储器进行操作，以存储数据122和指令121，以供在一个或多个处理器102执行应用或进程时使用。存储器控制器中枢116还与可选的外部图形处理器112耦合，所述可选的外部图形处理器可以与处理器102中的一个或多个图形处理器108通信，从而执行图形和媒体操作。
在一些实施例中，ich130使得外围部件经由高速i/o总线连接至存储器设备120和处理器102。i/o外围装置包括但不限于：音频控制器146、固件接口128、无线收发机126(例如，wi-fi、蓝牙)、数据存储设备124(例如，硬盘驱动器、闪存等)、以及用于将传统(例如，个人系统2(ps/2))设备耦合至所述系统的传统i/o控制器140。一个或多个通用串行总线(usb)控制器142连接多个输入设备，例如键盘和鼠标144组合。网络控制器134还可以与ich130耦合。在一些实施例中，高性能网络控制器(未示出)与处理器总线110耦合。应当理解，所示出的系统100是示例性的而非限制性的，因为还可以使用以不同方式配置的其他类型的数据处理系统。例如，i/o控制器中枢130可以集成在一个或多个处理器102内，或者存储器控制器中枢116和i/o控制器中枢130可以集成在分立式外部图形处理器(诸如外部图形处理器112)内。
图6是处理器200的实施例的框图，所述处理器具有一个或多个处理器核202a至202n、集成存储器控制器214、以及集成图形处理器208。图6的具有与此处任何其他附图中的元件相同的参考号(或名称)的那些元件可采用与在本文中其他地方描述的方式相类似的任何方式进行操作或起作用，但不限于这些。处理器200可包括多达且包括由虚线框表示的附加核202n的附加核。处理器核202a至202n各自包括一个或多个内部高速缓存单元204a至204n。在一些实施例中，每个处理器核还可以访问一个或多个共享的高速缓存单元206。
内部高速缓存单元204a至204n和共享高速缓存单元206表示处理器200内部的高速缓存存储器层级结构。高速缓存存储器层级结构可以包括每个处理器核内的至少一级指令和数据高速缓存以及一级或多级共享中级高速缓存，诸如2级(l2)、3级(l3)、4级(l4)、或其他级的高速缓存，其中，最高级的高速缓存在外部存储器之前被分类为llc。在一些实施例中，高速缓存一致性逻辑维持各高速缓存单元206与204a至204n之间的一致性。
在一些实施例中，处理器200还可以包括一组一个或多个总线控制器单元216和系统代理核210。一个或多个总线控制器单元216管理一组外围总线，诸如一个或多个外围部件互连总线(例如，pci、pciexpress)。系统代理核210提供对各处理器部件的管理功能。在一些实施例中，系统代理核210包括一个或多个集成存储器控制器214用于管理对各外部存储器设备(未示出)的访问。
在一些实施例中，处理器核202a至202n中的一个或多个包括对同步多线程的支持。在这种实施例中，系统代理核210包括用于在多线程处理过程中协调和操作核202a至202n的部件。另外，系统代理核210还可以包括功率控制单元(pcu)，所述功率控制单元包括用于调节处理器核202a至202n的功率状态的逻辑和部件以及图形处理器208。
在一些实施例中，另外，处理器200还包括用于执行图形处理操作的图形处理器208。在一些实施例中，图形处理器208耦合至共享高速缓存单元206集以及系统代理核210，所述系统代理核包括一个或多个集成存储器控制器214。在一些实施例中，显示控制器211与图形处理器208耦合以便将图形处理器输出驱动到一个或多个耦合的显示器。在一些实施例中，显示控制器211可以是经由至少一个互连与图形处理器耦合的单独模块，或者可以集成在图形处理器208或系统代理核210内。
在一些实施例中，基于环的互连单元212用于耦合处理器200的内部部件。然而，可以使用替代性互连单元，比如点到点互连、切换式互连、或其他技术，包括本领域众所周知的技术。在一些实施例中，图形处理器208经由i/o链路213与环形互连212耦合。
示例性i/o链路213表示多个i/o互连中的多个品种中的至少一种，包括促进各处理器部件与高性能嵌入式存储器模块218(比如edram模块)之间的通信的封装体i/o互连。在一些实施例中，处理器核202a至202n中的每个处理器核以及图形处理器208将嵌入式存储器模块218用作共享末级高速缓存。
在一些实施例中，处理器核202a至202n是执行相同指令集架构的同构核。在另一实施例中，处理器核202a至202n在指令集架构(isa)方面是异构的，其中，处理器核202a-202n中的一者或多者执行第一指令集，而其他核中的至少一者执行所述第一指令集的子集或不同的指令集。在一个实施例中，处理器核202a至202n就微架构而言是同质的，其中，具有相对较高功耗的一个或多个核与具有较低功耗的一个或多个功率核耦合。另外，处理器200可以实现在一个或多个芯片上或者被实现为具有除其他部件之外的所展示的部件的soc集成电路。
图7是图形处理器300的框图，所述图形处理器可以是分立式图形处理单元、或者可以是与多个处理核集成的图形处理器。在一些实施例中，图形处理器经由到图形处理器上的寄存器的映射i/o接口并且利用被放置在处理器存储器中的命令与存储器进行通信。在一些实施例中，图形处理器300包括用于访问存储器的存储器接口314。存储器接口314可以是到本地存储器、一个或多个内部高速缓存、一个或多个共享外部高速缓存、和/或到系统存储器的接口。
在一些实施例中，图形处理器300还包括显示控制器302，所述显示控制器用于将显示输出数据驱动到显示设备320。显示控制器302包括用于显示器的一个或多个重叠平面的硬件以及多层视频或用户接口元件的组成。在一些实施例中，图形处理器300包括用于编码、解码、或者向、从或在一个或多个媒体编码格式之间进行媒体代码转换的视频编解码器引擎306，包括但不限于：运动图像专家组(mpeg)(诸如mpeg-2)、高级视频编码(avc)格式(诸如h.264/mpeg-4avc)、以及电影&电视工程师协会(smpte)421m/vc-1、和联合图像专家组(jpeg)格式(诸如jpeg、以及运动jpeg(mjpeg)格式)。
在一些实施例中，图形处理器300包括用于执行二维(2d)光栅化器操作包括例如位边界块传递的块图像传递(blit)引擎304。然而，在一个实施例中，使用图形处理引擎(gpe)310的一个或多个部件执行2d图形操作。在一些实施例中，gpe310是用于执行图形操作的计算引擎，所述图形操作包括三维(3d)图形操作和媒体操作。
在一些实施例中，gpe310包括用于执行3d操作的3d流水线312，比如使用作用于3d图元形状(例如，矩形、三角形等)的处理功能来渲染三维图像和场景。3d流水线312包括可编程且固定的功能元件，所述可编程且固定的功能元件在到3d/媒体子系统315的元件和/或生成的执行线程内执行各种任务。虽然3d流水线312可以用于执行媒体操作，但是gpe310的实施例还包括媒体流水线316，所述媒体流水线具体地用于执行媒体操作，诸如视频后处理和图像增强。
在一些实施例中，媒体流水线316包括固定功能或可编程逻辑单元以便代替、或代表视频编解码器引擎306来执行一种或多种专门的媒体操作，比如视频解码加速、视频解交织、以及视频编码加速。在一些实施例中，另外，媒体流水线316还包括线程生成单元以便生成用于在3d/媒体子系统315上执行的线程。所生成的线程对3d/媒体子系统315中所包括的一个或多个图形执行单元执行对媒体操作的计算。
在一些实施例中，3d/媒体子系统315包括用于执行3d流水线312和媒体流水线316生成的线程的逻辑。在一个实施例中，流水线向3d/媒体子系统315发送线程执行请求，所述3d/媒体子系统包括用于仲裁并将各请求分派到可用的线程执行资源的线程分派逻辑。执行资源包括用于处理3d和媒体线程的图形执行单元阵列。在一些实施例中，3d/媒体子系统315包括用于线程指令和数据的一个或多个内部高速缓存。在一些实施例中，所述子系统还包括共享存储器(包括寄存器和可寻址存储器)以便在线程之间共享数据并用于存储输出数据。
图8是根据一些实施例的图形处理器的图形处理引擎410的框图。在一个实施例中，图形处理引擎(gpe)410是图7中示出的gpe310的某个版本。图8中的具有与本文中的任何其他附图的元件相同的附图标记(或名称)的元件能以类似于本文中其他地方描述的任何方式来操作或运行，但不限于此。例如，示出了图7的3d流水线312和媒体流水线316。媒体流水线316在gpe410的一些实施例中是可选的，并且可以不明确地被包括在gpe410内。例如并且在至少一个实施例中，分开的媒体和/或图像处理器被耦合到gpe410。
在一些实施例中，gpe410与命令流转化器(commandstreamer)403耦合，所述命令流转化器403将命令流提供给gpe3d流水线312和/或媒体流水线316。在一些实施例中，命令流转化器403被耦合至存储器，所述存储器可以是系统存储器、或者内部高速缓存存储器和共享高速缓存存储器中的一个或多个。在一些实施例中，命令流转化器403从存储器接收命令，并且将这些命令发送至3d流水线312和/或媒体流水线316。这些命令是从环形缓冲器中取出的指示，该环形缓冲器存储用于3d流水线312和媒体流水线316的命令。在一个实施例中，环形缓冲器可以附加地包括存储批量的多个命令的批量命令缓冲器。用于3d流水线312的命令还可以包括对存储在存储器中的数据的引用，这些数据诸如但不限于用于3d流水线312的顶点和几何数据和/或用于媒体流水线316的图像数据和存储器对象。3d流水线312和媒体流水线316通过以下方式来处理命令：经由相应流水线内的逻辑来执行操作；或将一个或多个执行线程分派至图形核阵列414。
在各种实施例中，3d流水线312可以通过处理指令并将执行线程分派到图形核阵列414来执行一个或多个着色器程序，诸如顶点着色器、几何着色器、像素着色器、片段着色器、计算着色器或其他着色器程序。图形核阵列414提供统一的执行资源块。图形核阵列414内的多用途执行逻辑(例如，执行单元)包括对各种3dapi着色器语言的支持，并且可以执行与多个着色器相关联的多个同时执行线程。
在一些实施例中，图形核阵列414还包括用于执行媒体功能(诸如视频和/或图像处理)的执行逻辑。在一个实施例中，除了图形处理操作之外，执行单元附加地包括可编程以执行并行的通用计算操作的通用逻辑。通用逻辑可以并行地或结合图5的(多个)处理器核107或如图6中的核202a-202n内的通用逻辑来执行处理操作。
由图形核阵列414上执行的线程生成的输出数据可以将数据输出到在统一返回缓冲器(urb)418中的存储器。urb418可以存储用于多个线程的数据。在一些实施例中，urb418可用于在图形核阵列414上执行的不同线程之间发送数据。在一些实施例中，urb418可另外用于图形核阵列上的线程与共享功能逻辑420内的固定功能逻辑之间的同步。
在一些实施例中，图形核阵列414是可缩放的，使得该阵列包括可变数量的图形核，每个图形核具有基于gpe410的目标功率和性能水平的可变数量的执行单元。在一个实施例中，执行资源是动态可缩放的，使得可以根据需要启用或禁用执行资源。
图形核阵列414与共享功能逻辑420耦合，共享功能逻辑420包括在图形核阵列中的图形核之间共享的多个资源。共享功能逻辑420内的共享功能是为图形核阵列414提供专用补充功能的硬件逻辑单元。在各种实施例中，共享功能逻辑420包括但不限于采样器421、数学422和线程间通信(itc)423逻辑。另外，一些实施例在共享功能逻辑420内实现一个或多个高速缓存425。在对给定的专用功能的需求不足以包括在图形核阵列414内的情况下实现共享功能。相反，该专用功能的单个实例化被实现为共享功能逻辑420中的独立实体，并且在图形核阵列414内的执行资源之间共享。在图形核阵列414之间被共享并且被包括在图形核阵列414内的精确的功能集在实施例之间变化。
图9是图形处理器500的另一个实施例的框图。图9的具有与此处任何其他附图中的元件相同的参考号(或名称)的那些元件可采用与在本文中其他地方描述的方式相类似的任何方式进行操作或起作用，但不限于这些。
在一些实施例中，图形处理器500包括环形互连502、流水线前端504、媒体引擎537、以及图形核580a至580n。在一些实施例中，环形互连502将图形处理器耦合至其他处理单元，包括其他图形处理器或者一个或多个通用处理器核。在一些实施例中，图形处理器是集成在多核处理系统内的多个处理器之一。
在一些实施例中，图形处理器500经由环形互连502接收多批命令。传入命令由流水线前端504中的命令流转化器503来解译。在一些实施例中，图形处理器500包括用于经由(多个)图形核580a至580n执行3d几何处理和媒体处理的可缩放执行逻辑。对于3d几何处理命令，命令流转化器503将命令供应至几何流水线536。针对至少一些媒体处理命令，命令流转化器503将命令供应至视频前端534，所述视频前端与媒体引擎537耦合。在一些实施例中，媒体引擎537包括用于视频和图像后处理的视频质量引擎(vqe)530以及用于提供硬件加速的媒体数据编码和解码的多格式编码/解码(mfx)533引擎。在一些实施例中，几何流水线536和媒体引擎537各自生成执行线程，所述执行线程用于由至少一个图形核580a提供的线程执行资源。
在一些实施例中，图形处理器500包括可缩放线程执行资源表征模块核580a至580n(有时被称为核分片)，各个可缩放线程执行资源表征模块核具有多个子核550a至550n、560a至560n(有时被称为核子分片)。在一些实施例中，图形处理器500可以具有任意数量的图形核580a至580n。在一些实施例中，图形处理器500包括图形核580a，所述图形核至少具有第一子核550a和第二核子核560a。在其他实施例中，图形处理器是具有单个子核(例如，550a)的低功率处理器。在一些实施例中，图形处理器500包括多个图形核580a至580n，所述图形核各自包括一组第一子核550a至550n和一组第二子核560a至560n。所述一组第一子核550a至550n中的每个子核至少包括第一组执行单元552a至552n和媒体/纹理采样器554a至554n。所述一组第二子核560a至560n中的每个子核至少包括第二组执行单元562a至562n和采样器564a至564n。在一些实施例中，每个子核550a至550n、560a至560n共享一组共享资源570a至570n。在一些实施例中，所述共享资源包括共享高速缓存存储器和像素操作逻辑。其他共享资源也可以包括在图形处理器的各实施例中。
图10示出线程执行逻辑600，所述线程执行逻辑600包括在gpe的一些实施例中采用的处理元件的阵列。图10的具有与本文中的任意其他附图的元件相同的附图标记(或名称)的元件能以类似于本文中其他地方描述的任何方式操作或运行，但不限于此。
在一些实施例中，线程执行逻辑600包括着色器处理器602、线程分派器604、指令高速缓存606、包括多个执行单元608a-608n的可缩放执行单元阵列、采样器610、数据高速缓存612和数据端口614。在一个实施例中，可缩放执行单元阵列可以通过基于工作负荷的计算要求启用或禁用一个或多个执行单元(例如，执行单元608a、608b、608c、608d、至608n-1和608n中的任一个)来动态地缩放。在一个实施例中，所包括的部件经由互连结构被互连，所述互连结构链接至部件中的每一个。在一些实施例中，线程执行逻辑600包括通过指令高速缓存606、数据端口614、采样器610和执行单元608a-608n中的一者或多者而至存储器(诸如，系统存储器或高速缓存存储器)的一个或多个连接。在一些实施例中，每个执行单元(例如，608a)是能够为每一个线程并行地执行多个同时硬件线程同时处理多个数据元素的独立的可编程通用计算单元。在各种实施例中，执行单元608a-608n的阵列是可缩放的以包括任何数量的单独的执行单元。
在一些实施例中，执行单元608a-608n主要用于执行着色器程序。着色器处理器602可以处理各种着色器程序，并且可以经由线程分派604来分派与着色器程序相关联的执行线程。在一个实施例中，线程分派器包括用于仲裁来自图形和媒体流水线的线程发起请求并在执行单元608a-608n中的一个或多个执行单元上实例化所请求的线程的逻辑。例如，几何流水线(例如，图9的536)可将顶点、曲面细分(tessellation)或几何着色器分派给线程执行逻辑600(图10)以进行处理。在一些实施例中，线程分派器604还可处理来自执行的着色器程序的运行时线程繁衍请求。
在一些实施例中，执行单元608a-608n支持包括对许多标准的3d图形着色器指令的原生支持的指令集，使得以最少的转换来执行来自图形库(例如，direct3d和opengl)的着色器程序。执行单元支持顶点和几何处理(例如，顶点程序、几何程序、顶点着色器)、像素处理(例如，像素着色器、片段着色器)和通用处理(例如，计算和媒体着色器)。执行单元608a-608n中的每一个能够进行多发布单指令多数据(simd)执行，并且多线程操作在面对更高等待时间的存储器访问时实现高效的执行环境。每个执行单元内的每个硬件线程具有专用高带宽寄存器堆和相关的独立线程状态。执行是对能够进行整数、单精度和双精度浮点运算、simd分支能力、逻辑运算、超越运算和其他混合的运算的流水线的每时钟的多发布。在等待来自存储器或共享功能之一的数据时，执行单元608a-608n内的依赖性逻辑使等待线程休眠，直到已返回所请求的数据。当等待线程处于休眠时，硬件资源可致力于处理其他线程。例如，在与顶点着色器操作相关联的延迟期间，执行单元可以执行用于像素着色器、片段着色器或另一类型的着色器程序(包括不同的顶点着色器)的操作。
执行单元608a至608n中的每个执行单元在数据元素阵列上进行操作。数据元素的数量是“执行大小”、或指令的信道数。执行通道是执行数据元素访问、掩蔽、和指令内的流控制的逻辑单元。通道的数量可以与针对特定图形处理器的物理算术逻辑单元(alu)或浮点单元(fpu)的数量无关。在一些实施例中，执行单元608a至608n支持整数和浮点数据类型。
执行单元指令集包括simd指令。各种数据元素可作为压缩数据类型存储在寄存器中，并且执行单元将基于元素的数据大小来处理各种元素。例如，当在256位宽的向量上进行操作时，所述256位的向量存储在寄存器中，并且所述执行单元作为四个单独64位压缩数据元素(四倍字长(qw)大小的数据元素)、八个单独32位压缩数据元素(双倍字长(dw)大小的数据元素)、十六个单独16位压缩数据元素(字长(w)大小的数据元素)、或三十二个单独8位数据元素(字节(b)大小的数据元素)在所述向量上进行操作。然而，不同的向量宽度和寄存器大小是可能的。
一个或多个内部指令高速缓存(例如，606)包括在所述线程执行逻辑600中以便高速缓存所述执行单元的线程指令。在一些实施例中，一个或多个数据高速缓存(例如，612)被包括用于高速缓存在线程执行过程中的线程数据。在一些实施例中，采样器610被包括用于为3d操作提供纹理采样并且为媒体操作提供媒体采样。在一些实施例中，采样器610包括专门的纹理或媒体采样功能，以便在向执行单元提供采样数据之前在采样过程中处理纹理或媒体数据。
在执行期间，图形和媒体流水线经由线程繁衍和分派逻辑将线程发起请求发送至线程执行逻辑600。一旦处理了一组几何对象并将其光栅化为像素数据，就调用着色器处理器602内的像素处理器逻辑(例如，像素着色器逻辑、片段着色器逻辑等)，以进一步计算输出信息并使得结果被写入到输出表面(例如，颜色缓冲区、深度缓冲区、模板缓冲区等)。在一些实施例中，像素着色器或片段着色器计算将跨经光栅化的对象而被内插的各种顶点属性的值。在一些实施例中，着色器处理器602内的像素处理器逻辑随后执行应用编程接口(api)供应的像素或片段着色器程序。为了执行着色器程序，着色器处理器602经由线程分派器604将线程分派给执行单元(例如，608a)。在一些实施例中，像素着色器602使用采样器610中的纹理采样逻辑来访问存储在存储器中的纹理映射中的纹理数据。对纹理数据和输入几何数据的算术操作计算用于每个几何片段的像素颜色数据，或丢弃一个或多个像素而不进行进一步处理。
在一些实施例中，数据端口614提供存储器访问机制，供线程执行逻辑600将经处理的数据输出至存储器以便在图形处理器输出流水线上进行处理。在一些实施例中，数据端口614包括或耦合至一个或多个高速缓存存储器(例如，数据高速缓存612)从而经由数据端口高速缓存数据以供存储器访问。
图11是展示了根据一些实施例的图形处理器指令格式700的框图。在一个或多个实施例中，图形处理器执行单元支持具有多种格式的指令的指令集。实线框展示了通常包括在执行单元指令中的部件，而虚线包括可选的部件或仅包括在指令子集中的部件。在一些实施例中，所描述和展示的指令格式700是宏指令，因为它们是供应至执行单元的指令，这与从指令解码产生的微操作相反(一旦所述指令被处理)。
在一些实施例中，图形处理器执行单元原生地支持采用128位指令格式710的指令。64位紧凑指令格式730可用于基于所选指令、多个指令选项和操作数数量的一些指令。原生128位指令格式710提供对所有指令选项的访问，而一些选项和操作限制在64位格式730中。64位格式730中可用的原生指令根据实施例而不同。在一些实施例中，使用索引字段713中的一组索引值将指令部分地压缩。执行单元硬件基于索引值来参考一组压缩表，并使用压缩表输出来重构采用128位指令格式710的原生指令。
针对每种格式，指令操作码712限定执行单元要执行的操作。执行单元跨每个操作数的多个数据元素来并行地执行每条指令。例如，响应于添加指令，执行单元跨每个颜色通道执行同步添加操作，所述颜色通道表示纹理元素或图片元素。默认地，执行单元跨操作数的所有数据通道执行每条指令。在一些实施例中，指令控制字段714使能控制某些执行选项，诸如通道选择(例如，预测)以及数据通道排序(例如，混合)。针对128位指令格式710中的指令，执行大小字段716限制了将并行执行的数据通道的数量。在一些实施例中，执行大小字段716不可用于64位紧凑指令格式730。
一些执行单元指令具有多达三个操作数，包括两个源操作数(src0720、src1722)和一个目的地718。在一些实施例中，执行单元支持双目的地指令，其中这些目的地之一是隐式的。数据操作指令可以具有第三源操作数(例如，src2724)，其中，指令操作码712确定源操作数的数量。指令的最后的源操作数可以是利用所述指令传递的即时(例如，硬编码)值。
在一些实施例中，128位指令格式710包括访问/地址模式信息726，所述访问/地址模式字段例如限定了是使用直接寄存器寻址模式还是间接寄存器寻址模式。当使用直接寄存器寻址模式时，直接由指令中的位来提供一个或多个操作数的寄存器地址。
在一些实施例中，128位指令格式710包括访问/地址模式字段726，所述访问/地址模式字段指定指令的地址模式和/或访问模式。在一个实施例中，访问模式用于限定针对指令的数据访问对齐。一些实施例支持访问模式，包括16字节对齐访问模式和1字节对齐访问模式，其中，访问模式的字节对齐确定了指令操作数的访问对齐。例如，当在第一模式中时，指令可以使用字节对齐寻址以用于源操作数和目的地操作数，并且当在第二模式中时，指令可以使用16字节对齐寻址以用于所有的源操作数和目的地操作数。
在一个实施例中，访问/地址模式字段726的地址模式部分确定指令是使用直接寻址还是间接寻址。当使用直接寄存器寻址模式时，指令710中的位直接提供一个或多个操作数的寄存器地址。当使用间接寄存器寻址模式时，可以基于指令中的地址寄存器值和地址立即数字段来计算一个或多个操作数的寄存器地址。
在一些实施例中，基于操作码712位字段对指令进行分组从而简化操作码解码740。针对8位的操作码，第4、5、和6位允许执行单元确定操作码的类型。所示出的精确操作码分组仅是示例性的。在一些实施例中，移动和逻辑操作码组742包括数据移动和逻辑指令(例如，移动(mov)、比较(cmp))。在一些实施例中，移动和逻辑组742共享五个最高有效位(msb)，其中移动(mov)指令采用0000xxxxb的形式，而逻辑指令采用0001xxxxb的形式。流控制指令组744(例如，调用(call)、跳(jmp))包括采用0010xxxxb形式(例如，0x20)的指令。混杂指令组746包括指令的混合，包括采用0011xxxxb形式(例如，0x30)的同步指令(例如，等待(wait)、发送(send))。并行数学指令组748包括采用0100xxxxb形式(例如，0x40)的按分量的算术指令(例如，加(add)、乘(mul))。并行数学组748跨数据通道并行地执行算术运算。向量数学组750包括采用0101xxxxb形式(例如，0x50)的算术指令(例如，dp4)。向量数学组对向量操作数执行算术运算，诸如点积运算。
图12是图形处理器800的另一个实施例的框图。图12的具有与此处任何其他附图中的元件相同的参考号(或名称)的那些元件可采用与在本文中其他地方描述的方式相类似的任何方式进行操作或起作用，但不限于这些。
在一些实施例中，图形处理器800包括图形流水线820、媒体流水线830、显示引擎840、线程执行逻辑850、以及渲染输出流水线870。在一些实施例中，图形处理器800是包括一个或多个通用处理核的多核处理系统内的图形处理器。图形处理器受到至一个或多个控制寄存器(未示出)的寄存器写入的控制或者经由环形互连802经由发布至图形处理器800的命令被控制。在一些实施例中，环形互连802将图形处理器800耦合至其他处理部件，比如其他图形处理器或通用处理器。来自环形互连802的命令通过命令流转化器803被解译，所述命令流转化器将指令供应至图形流水线820或媒体流水线830的单独部件。
在一些实施例中，命令流转化器803引导顶点获取器805的操作，所述顶点获取器从存储器读取顶点数据并执行由命令流转化器803所提供的顶点处理命令。在一些实施例中，顶点获取器805将顶点数据提供给顶点着色器807，所述顶点着色器对每个顶点执行坐标空间变换和照明操作。在一些实施例中，顶点获取器805和顶点着色器807通过经由线程分派器831向执行单元852a至852b分派执行线程来执行顶点处理指令。
在一些实施例中，执行单元852a至852b是具有用于执行图形和媒体操作的指令集的向量处理器阵列。在一些实施例中，执行单元852a至852b具有附接的l1高速缓存851，所述高速缓存专用于每个阵列或在阵列之间共享。高速缓存可以被配置为数据高速缓存、指令高速缓存、或单个高速缓存，所述单个高速缓存被分区为包含不同分区中的数据和指令。
在一些实施例中，图形流水线820包括用于执行3d对象的硬件加速曲面细分的曲面细分部件。在一些实施例中，可编程的外壳着色器811配置曲面细分操作。可编程域着色器817提供对曲面细分输出的后端评估。曲面细分器813在外壳着色器811的方向上进行操作并且包含专用逻辑，所述专用逻辑用于基于粗糙几何模型来生成详细的几何对象集合，所述粗糙几何模型作为输入被提供至图形流水线820。在一些实施例中，如果未使用曲面细分，则可以对曲面细分部件(例如，外壳着色器811、曲面细分器813、和域着色器817)进行旁路。
在一些实施例中，完整的几何对象可以由几何着色器819经由被分派至所述执行单元852a至852b的一个或多个线程来处理、或者可以直接行进至剪辑器829。在一些实施例中，几何着色器在整个几何对象(而非顶点或者如图形流水线的先前级中的顶点补片)上进行操作。如果禁用曲面细分，则几何着色器819从顶点着色器807接收输入。在一些实施例中，几何着色器819可由几何着色器程序编程以便在曲面细分单元被禁用时执行几何曲面细分。
在光栅化之前，剪辑器829处理顶点数据。剪辑器829可以是固定功能的剪辑器或者具有剪辑和几何着色器功能的可编程剪辑器。在一些实施例中，渲染输出流水线870中的光栅化器和深度测试部件873分派像素着色器以将几何对象转换成其每像素表示。在一些实施例中，像素着色器逻辑包括在线程执行逻辑850中。在一些实施例中，应用可对光栅化器和深度测试部件873进行旁路并且经由流出单元823访问未光栅化的顶点数据。
图形处理器800具有互连总线、互连结构、或某个其他的互连机制，所述互连机制允许数据和消息在所述图形处理器的主要部件之中传递。在一些实施例中，执行单元852a至852b和(多个)相关联的高速缓存851、纹理和媒体采样器854、以及纹理/采样器高速缓存858经由数据端口856进行互连，以便执行存储器访问并且与处理器的渲染输出流水线部件进行通信。在一些实施例中，采样器854、高速缓存851、858以及执行单元852a至852b各自具有单独的存储器访问路径。
在一些实施例中，渲染输出流水线870包含光栅化器和深度测试部件873，所述光栅化器和深度测试部件将基于顶点的对象转换为相关联的基于像素的表示。在一些实施例中，光栅化器逻辑包括用于执行固定功能三角形和线光栅化的窗口器/掩蔽器单元。相关联的渲染高速缓存878和深度高速缓存879在一些实施例中也是可用的。像素操作部件877对数据进行基于像素的操作，然而在一些实例中，与2d操作(例如，利用混合的位块图像传递)相关联的像素操作由2d引擎841执行、或者在显示时间由显示控制器843使用重叠显示平面来代替。在一些实施例中，共享的l3高速缓存875可用于所有的图形部件，从而允许在无需使用主系统存储器的情况下共享数据。
在一些实施例中，图形处理器媒体流水线830包括媒体引擎837和视频前端834。在一些实施例中，视频前端834从命令流转化器803接收流水线命令。在一些实施例中，媒体流水线830包括单独的命令流转化器。在一些实施例中，视频前端834在将所述命令发送至媒体引擎837之前处理媒体命令。在一些实施例中，媒体引擎837包括用于生成线程以用于经由线程分派器831分派至线程执行逻辑850的线程生成功能。
在一些实施例中，图形处理器800包括显示引擎840。在一些实施例中，显示引擎840在处理器800外部并且经由环形互连802、或某个其他互连总线或机构与图形处理器耦合。在一些实施例中，显示引擎840包括2d引擎841和显示控制器843。在一些实施例中，显示引擎840包含能够独立于3d流水线而操作的专用逻辑。在一些实施例中，显示控制器843与显示设备(未示出)耦合，所述显示设备可以是系统集成显示设备(如在膝上型计算机中)、或者经由显示设备连接器附接的外部显示设备。
在一些实施例中，图形流水线820和媒体流水线830可配置以基于多个图形和媒体编程接口来执行操作，并且不专用于任何一个应用编程接口(api)。在一些实施例中，用于图形处理器的驱动器软件将专用于特定的图形或媒体库的api调用转化为可由图形处理器处理的命令。在一些实施例中，为开放图形库(opengl)、开放计算语言(opencl)和/或vulkan图形和计算api(所有这些来自科纳斯组织(khronosgroup))提供支持。在一些实施例中，还可以为来自微软公司的direct3d库提供支持。在一些实施例中，可以支持这些库的组合。还可为开放源计算机视觉库(opencv)提供支持。如果可完成从未来api的流水线至图形处理器的流水线的映射，则也将支持具有兼容的3d流水线的未来api。
图13a是展示了根据一些实施例的图形处理器命令格式900的框图。图13b是展示了根据实施例的图形处理器命令序列910的框图。图13a中的实线框展示了通常包括在图形命令中的部件，而虚线包括是可选的或者仅包括在所述图形命令的子集中的部件。图13a的示例性图形处理器命令格式900包括用于标识命令的目标客户端902、命令操作代码(操作码)904、以及用于命令的相关数据906的数据字段。一些命令中还包括子操作码905和命令大小908。
在一些实施例中，客户端902限定了处理命令数据的图形设备的客户端单元。在一些实施例中，图形处理器命令解析器检查每个命令的客户端字段以便调整对命令的进一步处理并将命令数据路由至合适的客户端单元。在一些实施例中，图形处理器客户端单元包括存储器接口单元、渲染单元、2d单元、3d单元、和媒体单元。每个客户端单元具有对命令进行处理的相应处理流水线。一旦命令被客户端单元接收到，客户端单元就读取操作码904以及子操作码905(如果存在的话)从而确定要执行的操作。客户端单元使用数据字段906内的信息来执行命令。针对一些命令，期望显式地的命令大小908来限定命令的大小。在一些实施例中，命令解析器基于命令操作码自动地确定命令中的至少一些命令的大小。在一些实施例中，经由双倍字长的倍数对命令进行对齐。
图13b中的流程图示出了示例性图形处理器命令序列910。在一些实施例中，以图形处理器的实施例为特征的数据处理系统的软件或固件使用所示出的命令序列的版本来启动、执行并终止图形操作集合。仅出于示例性目的示出并描述了样本命令序列，如实施例并不限于这些特定命令或者此命令序列。而且，所述命令可以作为一批命令以命令序列被发布，从而使得图形处理器将以至少部分同时的方式处理命令序列。
在一些实施例中，图形处理器命令序列910可以以流水线转储清除命令912开始以便使得任一活跃图形流水线完成针对所述流水线的当前未决命令。在一些实施例中，3d流水线922和媒体流水线924不同时进行操作。执行流水线转储清除以使得活动图形流水线完成任何未决命令。响应于流水线转储清除，用于图形处理器的命令解析器将停止命令处理直到活跃绘画引擎完成未决操作并且使得相关的读高速缓存失效。可选地，渲染高速缓存中被标记为‘脏’的任何数据可以被转储清除到存储器中。在一些实施例中，流水线转储清除命令912可以用于流水线同步或者用在将图形处理器置于低功率状态之前。
在一些实施例中，当命令序列需要图形处理器在流水线之间显式地地切换时，使用流水线选择命令913。在一些实施例中，在发布流水线命令之前在执行情境中仅需要一次流水线选择命令913，除非所述情境要发布针对两条流水线的命令。在一些实施例中，在经由流水线选择命令913的流水线切换之前正好需要流水线转储清除命令912。
在一些实施例中，流水线控制命令914配置用于操作的图形流水线并且用于对3d流水线922和媒体流水线924进行编程。在一些实施例中，流水线控制命令914配置活跃流水线的流水线状态。在一个实施例中，流水线控制命令914用于流水线同步并且用于在处理一批命令之前清除来自活跃流水线内的一个或多个高速缓存存储器中的数据。
在一些实施例中，返回缓冲器状态命令916用于配置返回缓冲器的集合以供相应的流水线写入数据。一些流水线操作需要分配、选择、或配置一个或多个返回缓冲器，在处理过程中所述操作将中间数据写入所述一个或多个返回缓冲器中。在一些实施例中，图形处理器还使用一个或多个返回缓冲器以便存储输出数据并且执行跨线程通信。在一些实施例中，返回缓冲器状态916包括选择返回缓冲器的大小和数量以用于流水线操作集合。
命令序列中的剩余命令基于用于操作的活跃流水线而不同。基于流水线判定920，所述命令序列被定制用于以3d流水线状态930开始的3d流水线922、或者在媒体流水线状态940处开始的媒体流水线924。
用于配置3d流水线状态930的命令包括用于顶点缓冲器状态、顶点元素状态、常量颜色状态、深度缓冲器状态、以及有待在处理3d图元命令之前配置的其他状态变量的3d状态设置命令。这些命令的值至少部分地基于使用中的特定3dapi来确定。在一些实施例中，3d流水线状态930命令还能够选择性地禁用或旁路掉特定流水线元件(如果将不使用那些元件的话)。
在一些实施例中，3d图元932命令用于提交待由3d流水线处理的3d图元。经由3d图元932命令传递给图形处理器的命令和相关联参数将被转发到所述图形流水线中的顶点获取功能。顶点获取功能使用3d图元932命令数据来生成多个顶点数据结构。所述顶点数据结构被存储在一个或多个返回缓冲器中。在一些实施例中，3d图元932命令用于经由顶点着色器对3d图元执行顶点操作。为了处理顶点着色器，3d流水线922将着色器执行线程分派至图形处理器执行单元。
在一些实施例中，经由执行934命令或事件触发3d流水线922。在一些实施例中，寄存器写入触发命令执行。在一些实施例中，经由命令序列中的‘前进’(‘go’)或‘拣选’(‘kick’)命令来触发执行。在一个实施例中，使用流水线同步命令来触发命令执行以便通过图形流水线转储清除命令序列。3d流水线将针对3d图元来执行几何处理。一旦完成操作，则对所产生的几何对象进行光栅化，并且像素引擎对所产生的像素进行着色。对于这些操作，还可以包括用于控制像素着色和像素后端操作的附加命令。
在一些实施例中，当执行媒体操作时，图形处理器命令序列910跟随在媒体流水线924路径之后。一般地，针对媒体流水线924进行编程的具体用途和方式取决于待执行的媒体或计算操作。在媒体解码过程中，特定的媒体解码操作可以被卸载到所述媒体流水线。在一些实施例中，还可对媒体流水线进行旁路，并且可使用由一个或多个通用处理核提供的资源来整体地或部分地执行媒体解码。在一个实施例中，媒体流水线还包括用于通用图形处理器单元(gpgpu)操作的元件，其中，所述图形处理器用于使用计算着色器程序来执行simd向量运算，所述计算着色器程序与渲染图形图元不是显式地相关的。
在一些实施例中，以与3d流水线922相似的方式对媒体流水线924进行配置。将用于配置媒体流水线状态940的一组命令分派或放置到命令队列中，在媒体对象命令942之前。在一些实施例中，媒体流水线状态命令940包括用于配置媒体流水线元件的数据，所述媒体流水线元件将用于处理媒体对象。这包括用于在媒体流水线内配置视频解码和视频编码逻辑的数据，诸如编码或解码格式。在一些实施例中，媒体流水线状态命令940还支持将一个或多个指针用于包含一批状态设置的“间接”状态元件。
在一些实施例中，媒体对象命令942将指针供应至媒体对象以用于由媒体流水线进行处理。媒体对象包括存储器缓冲器，所述存储器缓冲器包含待处理的视频数据。在一些实施例中，在发布媒体对象命令942之前，所有的媒体流水线状态必须是有效的。一旦流水线状态被配置并且媒体对象命令942被排队，则经由执行944命令或等效的执行事件(例如，寄存器写入)来触发媒体流水线924。然后可以通过由3d流水线922或媒体流水线924提供的操作对来自媒体流水线924的输出进行后处理。在一些实施例中，以与媒体操作类似的方式来配置和执行gpgpu操作。
图14展示了根据一些实施例的数据处理系统1000的示例性图形软件架构。在一些实施例中，软件架构包括3d图形应用1010、操作系统1020、以及至少一个处理器1030。在一些实施例中，处理器1030包括图形处理器1032以及一个或多个通用处理器核1034。图形应用1010和操作系统1020各自在数据处理系统的系统存储器1050中执行。
在一些实施例中，3d图形应用1010包含一个或多个着色器程序，所述一个或多个着色器程序包括着色器指令1012。着色器语言指令可以采用高级着色器语言，诸如高级着色器语言(hlsl)或opengl着色器语言(glsl)。所述应用还包括可执行指令1014，所述可执行指令采用适合用于由通用处理器核1034执行的机器语言。所述应用还包括由顶点数据限定的图形对象1016。
在一些实施例中，操作系统1020是来自微软公司的
在一些实施例中，用户模式图形驱动器1026包含后端着色器编译器1027，所述后端着色器编译器用于将着色器指令1012转换成硬件专用的表示。当在使用openglapi时，将采用glsl高级语言的着色器指令1012传递至用户模式图形驱动器1026以用于编译。在一些实施例中，用户模式图形驱动器1026使用操作系统内核模式功能1028来与内核模式图形驱动器1029进行通信。在一些实施例中，内核模式图形驱动器1029与图形处理器1032进行通信以便分派命令和指令。
至少一个实施例的一个或多个方面可以由存储在机器可读介质上的代表性代码实现，所述机器可读介质表示和/或限定集成电路诸如处理器内的逻辑。例如，机器可读介质可以包括表示处理器内的各个逻辑的指令。当由机器读取时，所述指令可以使机器制造用于执行本文所述的技术的逻辑。这类表示(称为“ip核”)是集成电路的逻辑的可重复使用单元，所述可重复使用单元可以作为对集成电路的结构进行描述的硬件模型而存储在有形、机器可读介质上。可以将硬件模型供应至在制造集成电路的制造机器上加载硬件模型的各消费者或制造设施。可以制造集成电路，从而使得电路执行与本文所述的实施例中的任一实施例相关联地描述的操作。
图15是展示了根据实施例的可以用于制造集成电路以执行操作的ip核开发系统1100的框图。ip核开发系统1100可以用于生成可并入到更大的设计中或用于构建整个集成电路(例如，soc集成电路)的模块化、可重复使用设计。设计设施1130可采用高级编程语言(例如，c/c++)生成对ip核设计的软件仿真1110。软件仿真1110可用于使用仿真模型1112来设计、测试并验证ip核的行为。然后可由仿真模型1112来创建或合成寄存器传输级(rtl)设计。仿真模型1112可包括功能仿真、行为仿真和/或时序仿真。rtl设计1115是对硬件寄存器之间的数字信号的流动进行建模的集成电路(包括使用建模的数字信号执行的相关联逻辑)的行为的抽象。除了rtl设计1115之外，还可以创建、设计或合成逻辑电平或晶体管电平处的较低层次设计。由此，初始设计和仿真的具体细节可以发生变化。
可以由设计设施将rtl设计1115或等效方案进一步合成为硬件模型1120，所述硬件模型可以采用硬件描述语言(hdl)或物理设计数据的某种其他表示。可以进一步仿真或测试hdl以验证ip核设计。可使用非易失性存储器1140(例如，硬盘、闪存、或任何非易失性存储介质)来存储ip核设计以用于递送至第3方制造设施1165。可替代地，可以通过有线连接1150或无线连接1160来传输(例如，经由互联网)ip核设计。制造设施1165然后可以制造至少部分地基于ip核设计的集成电路。所制造的集成电路可被配置用于执行根据本文所述的至少一个实施例的操作。
图16-18示出了根据本文描述的各种实施例的可以使用一个或多个ip核制造的示例性集成电路和相关联的图形处理器。除了所示的内容之外，还可以包括其他逻辑和电路，其他逻辑和电路包括附加的图形处理器/核，外围接口控制器或通用处理器核。
图16是展示了根据实施例的可以使用一个或多个ip核来制造的示例性芯片上系统集成电路1200的框图。示例性集成电路1200包括一个或多个应用处理器1205(例如，cpu)、至少一个图形处理器1210，并且另外还可以包括图像处理器1215和/或视频处理器1220，其中的任一项都可以是来自相同或多个不同设计设施的模块化ip核。集成电路1200包括外围或总线逻辑，包括usb控制器1225、uart控制器1230、spi/sdio控制器1235和i2s/i2c控制器1240。另外，集成电路还可以包括显示设备1245，所述显示设备耦合至高清晰度多媒体接口(hdmi)控制器1250和移动行业处理器接口(mipi)显示界面1255中的一项或多项。可以由闪存子系统1260(包括闪存和闪存控制器)来提供存储。可以经由存储器控制器1265来提供存储器接口以访问sdram或sram存储器设备。另外，一些集成电路还包括嵌入式安全引擎1270。
图17是示出了根据实施例的可以使用一个或多个ip核来制造的芯片上系统集成电路的示例性图形处理器1310的框图。图形处理器1310可以是图16的图形处理器1210的变体。图形处理器1310包括顶点处理器1305和一个或多个片段处理器1315a-1315n(例如，1315a、1315b、1315c、1315d到1315n-1和1315n)。图形处理器1310可以经由分开的逻辑执行不同的着色器程序，使得顶点处理器1305被优化成执行用于顶点着色器程序的操作，而一个或多个片段处理器1315a-1315n执行用于片段或像素着色器程序的片段(例如，像素)着色操作。顶点处理器1305执行3d图形流水线的顶点处理阶段，并生成图元和顶点数据。片段处理器1315a-1315n使用由顶点处理器1305生成的图元和顶点数据来产生显示在显示设备上的帧缓冲器。在一个实施例中，片段处理器1315a-1315n被优化成执行如提供用于openglapi中的片段着色器程序，片段处理器1315a-1315n可用于执行与如提供用于direct3dapi中的像素着色器程序类似的操作。
图形处理器1310附加地包括一个或多个存储器管理单元(mmu)1320a-1320b、高速缓存1325a-1325b和电路互连1330a-1330b。一个或多个mmu1320a-1320b提供用于集成电路1310的虚拟到物理地址映射，包括用于顶点处理器1305和/或片段处理器1315a-1315n的虚拟到物理地址映射，除了存储在一个或多个高速缓存1325a-1325b中的顶点或图像/纹理数据之外，顶点处理器1305和/或片段处理器1315a-1315n还可以引用存储在存储器中的顶点或图像/纹理数据。在一个实施例中，一个或多个mmu1325a-1325b可以与系统内的其他mmu同步，使得每个处理器1205-1220可以参与共享或统一虚拟存储器系统，其他mmu包括与图17的一个或多个应用处理器1205、图像处理器1215和/或视频处理器1220相关联的一个或多个mmu。根据实施例，一个或多个电路互连1330a-1330b使得图形处理器1310能够经由soc的内部总线或经由直接连接与soc内的其他ip核接口连接。
图18是示出了根据实施例的可以使用一个或多个ip核来制造的芯片上系统集成电路的附加示例性图形处理器1410的框图。图形处理器1410可以是图16的图形处理器1210的变体。图形处理器1410包括图17的集成电路1300的一个或多个mmu1320a-1320b、高速缓存1325a-1325b和电路互连1330a-1330b。
图形处理器1410包括一个或多个着色器核1415a-1415n(例如，1415a、1415b、1415c、1415d、1415e、1415f到1315n-1和1315n)，其提供统一的着色器核架构，其中，单核或类型或核可以执行所有类型的可编程着色器代码，包括用于实现顶点着色器、片段着色器和/或计算着色器的着色器程序代码。存在的着色器核的确切数量可以在各实施例和各实现方式之间变化。此外，图形处理器1410包括核间任务管理器1405和分块单元1418，该核间任务管理器1405充当线程分派器以将执行线程分派给一个或多个着色器核1415a-1415n，该分块单元1418用于加速用于基于图块的渲染的分块操作，在用于基于图块的渲染的分块操作中，对场景的渲染操作被细分在图像空间中，例如以利用场景内的局部空间一致性或优化内部高速缓存的使用。
以下条款和/或示例涉及进一步的实施例：
一个示例实施例可以是一种方法，该方法包括：在子节点中，在用于图形处理的降低精度的包围体层级结构光线遍历中重复使用针对母节点的计算。该方法还可以包括：对于最小节点坐标，识别与最小母节点坐标不同的坐标。该方法可以包括：计算母节点坐标与子节点坐标之间的差异。该方法可以包括：对差异进行量化。该方法可以包括：对于最大节点坐标，识别与最大母节点坐标不同的坐标。该方法可以包括：计算母节点坐标与子节点坐标之间的差异。该方法可以包括：对差异进行量化。该方法可以包括：确定光线进入边界框的位置并使用第一经量化的坐标ri以获得第一参数距离λi。该方法可以包括：使用第二经量化的坐标si确定光线在边界框中存在的位置以获得第二参数距离μi。该方法可以包括：通过使用降低精度的乘法将光线的斜率与λi相乘并将光线的斜率与μi相乘来比较μi和λi，以确定光线/边界框交叉。
另一示例实施例可以是存储用于执行序列的指令的至少一种非瞬态计算机可读介质，所述序列包括：在子节点中，在用于图形处理的降低精度的包围体层级结构光线遍历中重复使用针对母节点的计算。该介质可以包括：对于最小节点坐标，识别与最小母节点坐标不同的坐标。该介质可以包括：计算母节点坐标与子节点坐标之间的差异。该介质可以包括：对差异进行量化。该介质可以包括：对于最大节点坐标，识别与最大母节点坐标不同的坐标。该介质可以包括：计算母节点坐标与子节点坐标之间的差异。该介质可以包括：对差异进行量化。该介质可以包括：确定光线进入边界框的位置并使用第一经量化的坐标ri以获得第一参数距离λi。该介质可以包括：使用第二经量化的坐标si确定光线在边界框中存在的位置以获得第二参数距离μi。该介质可以包括：通过使用降低精度的乘法将光线的斜率与λi相乘并将光线的斜率与μi相乘来比较μi和λi，以确定光线/边界框交叉。
在另一示例实施例中，可以是一种装置，该装置包括：处理器，该处理器用于：在子节点中，在用于图形处理的降低精度的包围体层级结构光线遍历中重复使用针对母节点的计算；以及耦合到所述处理器的存储器。所述处理器的装置包括：对于最小节点坐标，识别与最小母节点坐标不同的坐标。所述处理器的装置用于计算母节点坐标与子节点坐标之间的差异。所述处理器的装置用于对差异进行量化。所述处理器的装置包括：对于最大节点坐标，识别与最大母节点坐标不同的坐标。所述处理器的装置用于计算母节点坐标与子节点坐标之间的差异。所述处理器的装置用于对差异进行量化。所述处理器的装置用于：确定光线进入边界框的位置并使用第一经量化的坐标ri以获得第一参数距离λi。所述处理器的装置用于：使用第二经量化的坐标si确定光线在边界框中存在的位置以获得第二参数距离μi。所述处理器的装置用于：通过使用降低精度的乘法将光线的斜率与λi相乘并将光线的斜率与μi相乘来比较μi和λi，以确定光线/边界框交叉。
本文中所描述的图形处理技术可在各种硬件架构中实现。例如，图形功能可被集成在芯片组内。替代地，可使用分立的图形处理器。作为又一实施例，图形功能可由包括多核处理器的通用处理器来实现。
在本说明书通篇中对一个“实施例”或“一实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本公开包含的至少一个实现内。因此，短语“一个实施例”或“在实施例中”的出现不一定指代同一实施例。此外，特定的特征、结构或特性可按照与所示特定实施例不同的其他适当形式来创立，而且所有此类形式可涵盖在本申请的权利要求中。
尽管已经描述了有限数量的实施例，但是本领域技术人员将认识到从其得出的许多修改和变型。所附权利要求书旨在涵盖落入本公开的真实精神和范围内的所有此类修改和变型。