本发明涉及固态硬盘领域，具体涉及一种固态硬盘及其物理销毁电路。
背景技术：
目前，半导体存储介质，如固态存储盘、U盘、IC卡、CF卡等以其低功耗、无噪音、便利性、不依靠机械运动、环境温度适应性强等特点得到了广泛的应用。由于涉密单位对存储介质的销毁有着严格的要求，特别是在某些应用环境安全等级要求较高的场所，电子设备内部存储有国家、单位或个人的敏感信息及重要数据，因而各种各样的半导体存储介质如何彻底销毁也成为一个新的问题。
现在常使用机械粉碎方法销毁半导体存储介质，即针对存储介质的不同材料，分别对固态存储盘、U盘、IC卡、CF卡等进行机械粉碎处理，但是，现有的机械粉碎销毁装置一般体积较大，需要占用较大的办公空间，且存在粉碎不彻底的问题，容易造成数据泄露。
技术实现要素：
本发明的主要目的在于提供一种物理销毁电路，旨在解决现有的电路板采用机械粉碎的方法销毁容易造成销毁不彻底的问题。
为解决上述技术问题，本发明提出一种物理销毁电路，该物理销毁电路包括接口电路、主控芯片、若干flash存储单元、销毁主控芯片、销毁电源开关以及若干场效应管；
所述主控芯片的输入端与所述接口电路连接，用于接收SATA工作信号；所述主控芯片的输出端与所述flash存储单元连接，用于向所述flash存储单元存储数据；
所述主控芯片通过一个所述场效应管与所述销毁主控芯片连接，每个所述flash存储单元各通过一个所述场效应管与所述销毁主控芯片连接，并且所述主控芯片和所述flash存储单元与所述场效应管的漏极连接，所述销毁主控芯片与所述场效应管的栅极连接，所述场效应管的源极接地；
所述销毁主控芯片还分别与所述接口电路、销毁电源开关的输入端连接，用于通过所述接口电路接收销毁指令并向所述销毁电源开关发送销毁电源接通指令；
所述销毁电源开关的输出端与每个所述flash存储单元连接。
优选地，所述接口电路包括用于接入SATA工作信号的第一接口、用于接入销毁信号的第二接口、以及用于连接销毁电源的第三接口。
优选地，所述销毁电源开关包括前置调压电路，所述前置调压电路包括：降压稳压调节芯片U14、电阻R391、电容C100、二极管D34、电感线圈L3、电容C31、电阻R9和电阻R32；其中，
所述降压稳压调节芯片U14的VIN管脚用于输入销毁电源；
所述降压稳压调节芯片U14的EN管脚与所述销毁主控芯片连接；
所述降压稳压调节芯片U14的GND管脚和GND1管脚均接地；
所述电阻R391的第一端接地，第二端与所述降压稳压调节芯片U14的EN管脚连接；
所述电容C100的第一端与所述降压稳压调节芯片U14的BOOT管脚连接，第二端与所述二极管D34的负极、所述电感线圈L3的第一端连接；所述二极管D34的负极、所述电感线圈L3的第一端还连接于所述降压稳压调节芯片U14的SW管脚；所述二极管D34的正极接地；
所述电容C31、电阻R9和电阻R32相互并联且第一端均与所述降压稳压调节芯片U14的FB管脚连接，所述电阻R32的第二端接地，所述电容C31的第二端、电阻R9的第二端均与所述电感线圈L3的第二端连接；
所述电容C31的第二端、电阻R9的第二端、所述电感线圈L3的第二端相互连接。
优选地，所述前置调压电路还包括第一跳线电路；
所述第一跳线电路的第一端连接所述降压稳压调节芯片U14的VIN管脚，用于输入销毁电源，所述第一跳线电路的第二端连接所述电感线圈L3的第二端，用于输出销毁电源；所述第一跳线电路包括并联的磁珠L54、磁珠L46和磁珠L35。
优选地，所述销毁电源开关还包括后置限流电路，所述后置限流电路包括：稳压限流芯片U13、稳压限流芯片U17、电阻R366、电阻R367、和电阻R441；其中，
所述稳压限流芯片U13的三个IN管脚和所述稳压限流芯片U17的三个IN管脚均与所述电感线圈L3的第二端连接；
所述稳压限流芯片U13的三个OUT管脚和稳压限流芯片U17的三个OUT管脚均用于向所述flash存储单元输出销毁电源；
所述稳压限流芯片U13的EN管脚、稳压限流芯片U17的EN管脚均与所述销毁主控芯片连接；
所述稳压限流芯片U13的GND管脚和稳压限流芯片U17的GND管脚均接地；
所述电阻R366的第一端接地，第二端与所述稳压限流芯片U13的EN管脚、所述稳压限流芯片U17的EN管脚连接；
所述电阻R367的第一端接地，第二端与所述稳压限流芯片U13的ILIM管脚连接；
所述电阻R441的第一端与所述稳压限流芯片U17的ILIM管脚连接，第二端接地。
优选地，所述后置限流电路还包括第二跳线电路，所述第二跳线电路的第一端连接稳压限流芯片U13的三个IN管脚，所述第二跳线电路的第二端用于向所述flash存储单元输出销毁电源；所述第二跳线电路包括并联的电感线圈L55、电感线圈L48和电感线圈L47。
优选地，所述销毁电源开关还包括第一滤波电路、第二滤波电路、第三滤波电路和第四滤波电路；
所述第一滤波电路包括电容C68、电容C69、电容C164，所述电容C68的第一端、电容C69的第一端、电容C164的第一端均连接所述降压稳压调节芯片U14的VIN管脚，所述电容C68的第二端、电容C69的第二端、电容C164的第二端均接地；
所述第二滤波电路设置在所述电感线圈L3的第二端和稳压限流芯片U13的IN管脚之间，包括电容C26和电容C21；所述电容C26的第一端、电容C21的第一端均连接所述电感线圈L3的第二端，所述电容C26的第二端、电容C21的第二端均接地；
所述第三滤波电路包括电容C73，所述电容C73的第一端连接所述稳压限流芯片U13的3个IN管脚，第二端接地；
所述第四滤波电路包括电容C70和电容C71；所述电容C70的第一端和电容C71的第一端均连接所述稳压限流芯片U13的三个OUT管脚，所述电容C70的第二端和电容C71的第二端均接地。
优选地，所述销毁电源开关包括：稳压限流芯片U15、电阻R24、电阻R405、电阻R410、电阻R412、电阻R411、电容C171、二极管D44、二极管D46和二极管D48；其中，
所述稳压限流芯片U15的EN管脚与所述销毁主控芯片连接；所述稳压限流芯片U15的四个OUT管脚用于向所述flash存储单元输出销毁电源；所述稳压限流芯片U15六个IN管脚用于接入销毁电源；
所述电阻R405的第一端接地，第二端与所述稳压限流芯片U15的VCP管脚、所述电阻R24的第一端连接，所述电阻R24的第二端与所述稳压限流芯片U15六个IN管脚连接；
所述电阻R410的第一端接地，第二端与所述稳压限流芯片U15的ILMT管脚连接；
所述电阻R412的第一端接地，第二端与所述稳压限流芯片U15的OVP管脚、所述电阻R411的第一端、所述电容C171的第一端连接；所述电阻R411与所述电容C171并联，且所述电阻R411的第二端和所述电容C171的第二端均与所述稳压限流芯片U15的四个OUT管脚连接；
所述二极管D44的负极、所述二极管D46的正极和二极管D48的正极均与所述稳压限流芯片U15的四个OUT管脚连接，所述二极管D44的正极接地，所述二极管D46的负极与二极管D48的负极相互连接。
优选地，所述销毁主控芯片包括P1.7管脚、P3.2管脚、P3.3管脚、SBWTDIO管脚和DVCC管脚；所述物理销毁电路还包括用于为所述销毁主控芯片供电的供电电路，所述供电电路包括：线性降压稳压芯片U12、电容C76、电容C173、二极管D40、电容C75、和电容C74；其中，
所述线性降压稳压芯片U12的VOUT管脚与所述销毁主控芯片的P1.7管脚、P3.2管脚和P3.3管脚均连接；
所述线性降压稳压芯片U12的VIN管脚和EN管脚相互连接且用于输入电压；
所述电容C75的第一端和所述线性降压稳压芯片U12的GND管脚连接并接地，所述电容C75的第二端与所述线性降压稳压芯片U12的vin管脚连接；
所述电容C76的第一端接地，第二端与所述线性降压稳压芯片U12的BP管脚连接；
所述电容C173的第一端接地，第二端与所述线性降压稳压芯片U12的VOUT管脚连接；
所述二极管D40的正极与所述线性降压稳压芯片U12的VOUT管脚连接，负极与所述销毁主控芯片的SBWTDIO管脚和DVCC管脚连接；
所述电容C74的第一端接地，第二端与所述销毁主控芯片的SBWTDIO管脚和DVCC管脚连接。
本发明还提供一种固态硬盘，包括如上所述的物理销毁电路。
本发明采用逐个销毁的方式对每个flash存储单元和主控芯片进行销毁，只有当上一待销毁单元被击穿的情况下，才会开启下一待销毁单元所在的线路中的场效应管使该线路形成闭合回路，因此，可以确保每一待销毁单元都能够完全被销毁，从而解决了销毁不彻底造成的数据泄露问题。
附图说明
图1为本发明物理销毁电路的结构示意图；
图2为本发明的销毁电源开关中前置调压电路的结构示意图；
图3为本发明的销毁电源开关中后置限流电路的结构示意图；
图4为本发明的销毁电源开关又一实施例的结构示意图；
图5为本发明的销毁主控芯片的结构示意图；
图6为本发明中供电电路的结构示意图。
具体实施方式
下面详细描述本发明的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明提出一种物理销毁电路，该物理销毁电路包括接口电路1、主控芯片2、若干flash存储单元5、销毁主控芯片3、销毁电源开关4以及若干场效应管6；
主控芯片2的输入端与接口电路1连接，用于接收SATA工作信号；主控芯片2的输出端与flash存储单元5连接，用于向flash存储单元5存储数据；
主控芯片2通过一个场效应管6与销毁主控芯片3连接，每个flash存储单元5各通过一个场效应管6与销毁主控芯片3连接，并且主控芯片2和flash存储单元5与场效应管6的漏极连接，销毁主控芯片3与场效应管6的栅极连接，场效应管6的源极接地；
销毁主控芯片3还分别与接口电路1、销毁电源开关4的输入端连接，用于通过接口电路1接收销毁指令并向销毁电源开关4发送销毁电源接通指令；
销毁电源开关4的输出端与每个flash存储单元5连接。
本发明实施例中，SATA工作信号通过接口电路1流入主控芯片2(可简称CPU)，主控芯片CPU2接收到该信号之后将数据写入对应的flash存储单元5中，此为正常的固态硬盘存储过程。当需要对该固态硬盘进行销毁时，将本电路板与前端系统连接，前端系统通过接口电路1向销毁电源开关4接入销毁电源，该电源电压为12V-50V。销毁电源开关4通过销毁主控芯片3(可简称MCU)控制通断，当销毁主控芯片MCU3接到前端系统通过接口电路1输入的销毁信号时，关闭所有场效应管6，同时开启销毁电源开关4，此时销毁电源开关4输出额定的销毁电压。假设有N颗flash存储单元5，自与销毁电源开关4连接最近的一颗开始依次列为flash存储单元1、flash存储单元2、flash存储单元3……flash存储单元N。销毁主控芯片MCU3控制与flash存储单元1连接的场效应管6开启，此时，销毁电源开关4与销毁主控芯片MCU3、flash存储单元1以及与flash存储单元1连接的场效应管6形成一条回路，销毁电源开关4输出的销毁电源则将该flash存储单元1击穿烧毁，此时销毁主控芯片MCU3将该回路中的场效应管6关闭；然后，销毁主控芯片MCU3再控制与flash存储单元2连接的场效应管6开启，销毁电源开关4与销毁主控芯片MCU3、flash存储单元2以及与flash存储单元2连接的场效应管6则形成第二条闭合回路，销毁电源开关4输出的销毁电源则将flash存储单元2击穿烧毁，再关闭该回路中的场效应管6。依照此步骤，逐个将每一个flash存储单元5一一销毁。最后，销毁主控芯片MCU3开启与主控芯片CPU2连接的场效应管6，销毁电源开关4与销毁主控芯片MCU3、主控芯片CPU2以及与主控芯片CPU2连接的场效应管6则形成闭合回路，销毁电源开关4输出的销毁电源则将主控芯片CPU2击穿销毁。此时，即完成了整个电路板的销毁动作。本发明只需要简单的电路结构即可完成整个电路板的销毁动作，同时，本发明的销毁电路能够将flash存储单元5和主控芯片CPU2逐个销毁，只有当上一待销毁单元被击穿的情况下，才会开启下一待销毁单元所在的线路中的场效应管6并形成闭合回路，因此，可以确保每一待销毁单元都能够完全被销毁，从而解决了销毁不彻底造成的数据泄露问题。
在一较佳实施例中，接口电路1包括用于接入SATA工作信号的第一接口、用于接入销毁信号的第二接口、以及用于连接销毁电源的第三接口。
在一较佳实施例中，如图2所示，销毁电源开关4包括前置调压电路，前置调压电路包括：降压稳压调节芯片U14、电阻R391、电容C100、二极管D34、电感线圈L3、电容C31、电阻R9和电阻R32；其中，
降压稳压调节芯片U14的VIN管脚用于输入销毁电源；
降压稳压调节芯片U14的EN管脚与销毁主控芯片MCU3连接；
降压稳压调节芯片U14的GND管脚和GND1管脚均接地；
电阻R391的第一端接地，第二端与降压稳压调节芯片U14的EN管脚连接；
电容C100的第一端与降压稳压调节芯片U14的BOOT管脚连接，第二端与二极管D34的负极、电感线圈L3的第一端连接；二极管D34的负极、电感线圈L3的第一端还连接于降压稳压调节芯片U14的SW管脚；二极管D34的正极接地；
电容C31、电阻R9和电阻R32相互并联且第一端均与降压稳压调节芯片U14的FB管脚连接，电阻R32的第二端接地，电容C31的第二端、电阻R9的第二端均与电感线圈L3的第二端连接；
电容C31的第二端、电阻R9的第二端、电感线圈L3的第二端相互连接。
本发明实施例中，降压稳压调节芯片U14采用RT8279GSP芯片，该芯片可在宽输入电压范围内连续电流输出达到5A，具有良好的负载和电源电压调节能力，以及快速瞬时响应能力。降压稳压调节芯片U14包括VIN管脚、BOOT管脚、SW管脚、FB管脚、两接地的GND管脚和GND1管脚，以及空脚NC管脚和NC1管脚。
其中，VIN管脚用以输入销毁电源，EN管脚为使能脚，与销毁主控芯片MCU3连接，通过销毁主控芯片MCU3输入高电平启动芯片，如：当输入电压高于1.4V时启动降压稳压调节芯片U14，低于0.4V时关闭降压稳压调节芯片U14。EN管脚连接有电阻R391，电阻R391为下拉电阻，用于防止外部电压误触发EN管脚，起到保护芯片的作用。BOOT管脚为启动脚，BOOT管脚与SW管脚之间连接有电容C100，通过电容C100来控制芯片的启动速度。SW管脚为输出脚，用于输出震荡交流电，SW管脚连接有电感线圈L3和稳压二极管D34，电感线圈L3的作用是储能、滤波和整流，用于将SW管脚输出的交流电变成直流电输出；接地的二极管D34的作用是当SW管脚输出的电压值过高时，比如高于50V(或者其他按需设定的临界值)，电流直接从二极管D34的负极流向正极然后流入地，从而起到保护芯片的作用。FB管脚为反馈脚，与降压稳压调节芯片U14的电压输出端连接，FB管脚与电感线圈L3第二端之间连接有电阻R32、电阻R9和电容C31，从SW管脚输出且经电感线圈L3整流的销毁电源经过电阻R32和电阻R9分压之后流入FB管脚，FB管脚的作用是将该分压后的销毁电源电压反馈至降压稳压调节芯片U14内部，由降压稳压调节芯片U14根据该反馈电压及时调整SW管脚的输出电压值。比如，当SW管脚输出的销毁电源电压值为11V时，FB管脚获得的电压值为1.02V，当SW管脚输出13V电压时，FB管脚获得的电压值为1.32V。FB管脚可根据对输出的销毁电压的需求而设定参考电压，例如本发明中需要限定输出的销毁电压为12V，则设定FB管脚的参考电压为1.22V；当SW管脚输出的电压大于或小于12V时，均通过FB管脚反馈至降压稳压调节芯片U14内部，由该芯片对输出脚的输出电压值即时调整。电容C31用于减小从SW管脚输出的电压对FB管脚的直接冲击，从而起保护芯片的作用。
本发明实施例中，电阻R391可选择10K电阻值，电阻R9选用510K，电阻R32选用33K，电容C100选用10nF，电容C31选用82Pf/50V，二极管D34选用肖特基二极管B550C。
本发明实施例中，降压稳压调节芯片U14与其外围电路(即电阻R391、R9、R32、C100等)的作用是降压稳压的作用，适用于输入销毁电源为12V-36V的情况，销毁电源流经本实施例中的销毁电源开关4降压和稳压后，其输出电压值略微减小，按照测试结果，输出电压相比输入电压约减小2V，选用时可以此作为参考。
在一较佳实施例中，如图2所示，前置调压电路还包括第一跳线电路；
第一跳线电路的第一端连接降压稳压调节芯片U14的VIN管脚，用于输入销毁电源，第一跳线电路的第二端连接电感线圈L3的第二端，用于输出销毁电源；第一跳线电路包括并联的磁珠L54、磁珠L46和磁珠L35。
本发明实施例中，第一跳线电路与降压稳压调节芯片U14并联，当输入的销毁电源为12V时，直接通过第一跳线电路稳压后输出，不启动降压稳压调节芯片U14，使销毁电源以原电压输出，因此能够避免电压消耗，以及减少对降压稳压调节芯片U14及其附属电路的损耗，延长芯片使用寿命，且能够适用于12V-36V的输入电压。
在一较佳实施例中，如图3所示，销毁电源开关4还包括后置限流电路，后置限流电路包括：稳压限流芯片U13、稳压限流芯片U17、电阻R366、电阻R367、和电阻R441；其中，
稳压限流芯片U13的三个IN管脚和稳压限流芯片U17的三个IN管脚均与电感线圈L3的第二端连接；
稳压限流芯片U13的三个OUT管脚和稳压限流芯片U17的三个OUT管脚均用于向flash存储单元5输出销毁电源；
稳压限流芯片U13的EN管脚、稳压限流芯片U17的EN管脚均与销毁主控芯片MCU3连接；
稳压限流芯片U13的GND管脚和稳压限流芯片U17的GND管脚均接地；
电阻R366的第一端接地，第二端与稳压限流芯片U13的EN管脚、稳压限流芯片U17的EN管脚连接；
电阻R367的第一端接地，第二端与稳压限流芯片U13的ILIM管脚连接；
电阻R441的第一端与稳压限流芯片U17的ILIM管脚连接，第二端接地。
本发明实施例中，稳压限流芯片U13优选SY6875A，具有限流、过压/欠压保护、热保护等作用，当输出销毁电源的前端系统带载能力较小时，控制所有flash存储单元5和主控芯片CPU2全部烧毁时瞬时流入该前端系统的电流不会超过该前端系统的带载能力，从而起到保护前端系统的作用。稳压限流芯片U13包括：3个IN管脚，3个OUT管脚，EN管脚、ILIM管脚，以及两空脚——VCP管脚和SST管脚。
其中，3个IN管脚为输入脚，与电感线圈L3连接，即与前置调压电路的输出端连接，用于输入经降压稳压调节芯片U14调压或经第一跳线电路直接输出的销毁电源。3个OUT管脚为输出脚，用于输出销毁电流。EN管脚为使能脚，与销毁主控芯片MCU3连接，通过销毁主控芯片MCU3输入高电平启动芯片。EN管脚连接有下拉电阻R366，其作用同电阻R391，用于防止外部电流串扰稳压限流芯片U13，使其误启动，电阻R391可选用10K电阻值或根据实际所需调整阻值。
ILIM管脚为编程限流设定脚，该管脚连接有接地的电阻R367，ILIM管脚设定有限制电流值，比如设定该管脚的限制电流值为2.2A，则选取5.1K的电阻R367，如设定限制电流值为3A，则选取2.7K的电阻R367。
稳压限流芯片U17与稳压限流芯片U13同理，其外围电路也同稳压限流芯片U13一样。本发明实施例中，稳压限流芯片U17与稳压限流芯片U13最高承受10A的电流，稳压限流芯片U17与稳压限流芯片U13并联设置的作用是分流，以保护芯片本身。具体为：当前端系统的负载能力有限，且输入的销毁电源电流值小于10A时，开启稳压限流芯片U13或稳压限流芯片U17其中之一，电流直接通过开启的芯片及其外围电路限流后输出至待销毁的flash存储单元5中，在本后置限流电路的限制下，所有flash存储单元5和主控芯片CPU2全部烧毁时瞬时流入该前端系统的电流不会超过该前端系统的带载能力，从而起到保护前端系统的作用。当前端系统的负载能力有限，且输入的销毁电源电流值大于10A且小于20A时，则同时开启稳压限流芯片U13和稳压限流芯片U17，两芯片对输入的销毁电源进行分流再各自限流，使输出至待销毁的flash存储单元5中的电流不超过前端系统的带载能力。当前端系统的负载能力有限，且输入的销毁电源电流值大于20A时，本发明还可同样以稳压限流芯片U17与稳压限流芯片U13并联的方式再在本后置限流电路上并联稳压限流芯片，以确保每一稳压限流芯片上的输入电流不超过10A，从而保护每个稳压限流芯片。
在一较佳实施例中，如图3所示，后置限流电路还包括第二跳线电路，第二跳线电路的第一端连接稳压限流芯片U13的三个IN管脚，第二跳线电路的第二端用于向flash存储单元5输出销毁电源；第二跳线电路包括并联的电感线圈L55、电感线圈L48和电感线圈L47。
本发明实施例中，第二跳线电路与稳压限流芯片U13、稳压限流芯片U17并联，当输入的销毁电流不超过输出销毁电源的前端系统带载能力时，则不需要对销毁电源进行限流，此时可以不启动稳压限流芯片U13和稳压限流芯片U17，而是将经降压稳压调节芯片U14调压或经第一跳线电路直接输出的销毁电源直接通过第二跳线电路稳压后，以原电流值输出至待销毁的flash存储芯片，从而减少对稳压限流芯片U13和稳压限流芯片U17及其附属电路的损耗，延长芯片使用寿命。
在一较佳实施例中，销毁电源开关4还包括第一滤波电路、第二滤波电路、第三滤波电路和第四滤波电路；
第一滤波电路包括电容C68、电容C69、电容C164，电容C68的第一端、电容C69的第一端、电容C164的第一端均连接降压稳压调节芯片U14的VIN管脚，电容C68的第二端、电容C69的第二端、电容C164的第二端均接地；第一滤波电路用于对降压稳压调节芯片U14的输入电流进行滤波和稳压。
第二滤波电路设置在电感线圈L3的第二端和稳压限流芯片U13的IN管脚之间，包括电容C26和电容C21；电容C26的第一端、电容C21的第一端均连接电感线圈L3的第二端，电容C26的第二端、电容C21的第二端均接地；第二滤波电路用于对降压稳压调节芯片U14的输出电流进行滤波和稳压。
第三滤波电路包括电容C73，电容C73的第一端连接稳压限流芯片U13的3个IN管脚，第二端接地。第三滤波电路用于对稳压限流芯片U13和稳压限流芯片U17的输入电流进行滤波和稳压。
第四滤波电路包括电容C70和电容C71；电容C70的第一端和电容C71的第一端均连接稳压限流芯片U13的三个OUT管脚，电容C70的第二端和电容C71的第二端均接地。第四滤波电路用于对稳压限流芯片U13和稳压限流芯片U17的输出电流进行滤波和稳压。
本发明实施例中，电容C68、电容C69可选用10uF/50V。电容C164选用0.1uF/50V。电容C26和电容C21选用22uF/25V。电容C73选用0.1uF/25V。电容C70和电容C71选用10uF/16V。
在一较佳实施例中，如图4所示，销毁电源开关4包括：稳压限流芯片U15、电阻R24、电阻R405、电阻R410、电阻R412、电阻R411、电容C171、二极管D44、二极管D46和二极管D48；其中，
稳压限流芯片U15的EN管脚与销毁主控芯片MCU3连接；稳压限流芯片U15的四个OUT管脚用于向flash存储单元5输出销毁电源；稳压限流芯片U15六个IN管脚用于接入销毁电源；
电阻R405的第一端接地，第二端与稳压限流芯片U15的VCP管脚、电阻R24的第一端连接，电阻R24的第二端与稳压限流芯片U15六个IN管脚连接；
电阻R410的第一端接地，第二端与稳压限流芯片U15的ILMT管脚连接；
电阻R412的第一端接地，第二端与稳压限流芯片U15的OVP管脚、电阻R411的第一端、电容C171的第一端连接；电阻R411与电容C171并联，且电阻R411的第二端和电容C171的第二端均与稳压限流芯片U15的四个OUT管脚连接；
二极管D44的负极、二极管D46的正极和二极管D48的正极均与稳压限流芯片U15的四个OUT管脚连接，二极管D44的正极接地，二极管D46的负极与二极管D48的负极相互连接。
本发明实施例中，稳压限流芯片U15采用NC/SY6885BQDC稳压限流芯片，包括有6个IN管脚、4个OUT管脚、VCP管脚、OVP管脚、ILMT管脚、EN管脚和接地管脚GND管脚、空角SST管脚。其中，6个IN管脚用于接入销毁电源，4个OUT管脚用以输出销毁电源。VCP管脚通过电阻R24连接至IN管脚以拉高电平，通过电阻R405连接到地以拉低电阻，从而对芯片进行过压保护和欠压保护。EN管脚为使能脚，与销毁主控芯片MCU3连接，通过销毁主控芯片MCU3输入高电平启动芯片。OUT管脚上连接有接地的二极管D44，其作用是当OUT管脚输出的电压值过高时，比如高于50V(或者其他按需设定的临界值)，电流直接从二极管D44的负极流向正极然后流入地，从而起到保护芯片的作用。此外，OUT管脚与flash存储单元5的连线之间连接有并联的两个二极管D48和D46，两个二极管D48和D46的正极与OUT管脚连接，负极与其他电路连接，其作用是限制无关的其他电流反向流入由OUT管脚输出的销毁电源中。OVP管脚为反馈脚，OVP管脚与四个IN管脚之间连接有电阻R411和电容C171，其中，从OUT管脚输出的销毁电源经过电阻R411和电阻R412分压之后入OVP管脚，OVP管脚用于将分压后的销毁电源电压反馈至稳压限流芯片U15内部，由稳压限流芯片U15根据该反馈电压及时调整OUT管脚的输出电压值。比如，当OUT管脚输出的销毁电源电压值为26.7V时，OVP管获得的电压值为1.2V。OVP管脚根据对输出的销毁电压的需求而设定参考电压。电容C171用于减缓从OUT管脚输出的电压对OVP管脚的直接冲击，从而起保护芯片的作用。ILMT管脚为编程限流设定脚，用于限定稳压限流芯片U15输出的电流值，该管脚连接有接地的电阻R410，ILMT管脚设定有限制电流值，比如设定该管脚的限制电流值为5A，则电阻R410选取2.2K。
本发明实施例中，电阻R24可选择510K电阻值，电阻R405选用24K，电阻R410选用2.2K，电阻R411选用510K，电阻R412选用24K，电容C171选用0.1uF，二极管D44选用肖特基二极管B550C。二极管D48和二极管D46选用MBRAF440。本发明实施例中的销毁电源开关4，适用于输出的销毁电源为36V-50V且电流带载能力足够大的前端系统，且本销毁电源开关4输出的销毁电源电压值与输入值一致，并无损耗，因此可以为待销毁的flash存储单元5提供足够的销毁电压，保证每一flash存储单元5以及主控芯片CPU2被彻底销毁。
在一较佳实施例中，如图5所示，销毁主控芯片MCU3包括P1.7管脚、P3.2管脚、P3.3管脚、SBWTDIO管脚和DVCC管脚；如图6所示，物理销毁电路还包括用于为销毁主控芯片MCU3供电的供电电路，供电电路包括：线性降压稳压芯片U12、电容C76、电容C173、二极管D40、电容C75、和电容C74；其中，
线性降压稳压芯片U12的VOUT管脚与销毁主控芯片MCU3的P1.7管脚、P3.2管脚和P3.3管脚均连接；
线性降压稳压芯片U12的VIN管脚和EN管脚相互连接且用于输入电压；
电容C75的第一端和线性降压稳压芯片U12的GND管脚连接并接地，电容C75的第二端与线性降压稳压芯片U12的vin管脚连接；
电容C76的第一端接地，第二端与线性降压稳压芯片U12的BP管脚连接；
电容C173的第一端接地，第二端与线性降压稳压芯片U12的VOUT管脚连接；
二极管D40的正极与线性降压稳压芯片U12的VOUT管脚连接，负极与销毁主控芯片MCU3的SBWTDIO管脚和DVCC管脚连接；
电容C74的第一端接地，第二端与销毁主控芯片MCU3的SBWTDIO管脚和DVCC管脚连接。
本发明实施例中，如图5所示，销毁主控芯片MCU3选用msp430f2112芯片，该芯片包括：P2.7/CFA7管脚、P2.6/CFA6管脚、SBWTDIO管脚、P2.0管脚、P2.1管脚、P2.2管脚、P2.3管脚、P2.4管脚、P3.0管脚、P3.1管脚、P3.2管脚、P3.3管脚、P3.4管脚、P3.6管脚、P1.0管脚、P1.7管脚、DVCC管脚、和SBWTCK管脚；其中，DVSS管脚接地。P2.7/CFA7管脚、P2.6/CFA6管脚、P2.0管脚、P2.1管脚、P2.2管脚、P2.3管脚、P2.4管脚、P3.0管脚、P3.6管脚分别连接一场效应管6。P3.1管脚与降压稳压调节芯片U14的EN管脚连接，用以向降压稳压调节芯片U14发送销毁指令。P3.4管脚与接口电路1的第三接口连接。P3.3管脚与接口电路1的第二接口连接，用于获取前端系统发出的销毁信号。
P1.0管脚与稳压限流芯片U14的EN管脚、稳压限流芯片U13的EN管脚、稳压限流芯片U17的EN管脚、稳压限流芯片U15的EN管脚连接，用于向稳压限流芯片U13、稳压限流芯片U17、稳压限流芯片U15发送拉高电平，触发稳压限流芯片U14、稳压限流芯片U13、稳压限流芯片U17或稳压限流芯片U15启动。
线性降压稳压芯片U12采用RT9193-33芯片，包括vin管脚、VOUT管脚、接地的GND管脚、EN管脚和BP管脚。其中，vin管脚用于输入电源，EN管脚为使能脚，用以启动线性降压稳压芯片U12，本实施例中，EN管脚与vin管脚连接，使电源输入时同步启动芯片。VOUT管脚为输出脚，用以向MCU输出电源供电。BP管脚为软启动脚，连接有一接地的电容C76，用以控制芯片U12的软启动速度。本供电电路中，电容C75、电容C173和电容C74的作用分别是对齐其所在线路上的电流进行滤波，起到消除噪声、稳压的作用。
本发明实施例中，如图6所示，VOUT管脚、二极管D40的正极与销毁主控芯片MCU3的P1.7管脚、P3.2管脚和P3.3管脚连接，同时与接口电路1的第二接口连接，其作用是通过第二接口接收前端系统发出的高电平信号，使销毁主控芯片MCU3进入待启动状态，准备销毁动作。二极管D40的正极的负极与销毁主控芯片MCU3的SBWTDIO管脚和DVCC管脚连接，用于向销毁主控芯片MCU3输出电流。由于二极管D40设置，使得供电电路优先使销毁主控芯片MCU3进入待启动状态，再实行供电使其开始工作。在一较佳实施例中，二极管D40负极与销毁主控芯片MCU3的SBWTDIO管脚之间还连接有一100K的电阻R37用以分压，二极管D40负极与销毁主控芯片MCU3的P1.7管脚之间连接有一10K的电阻R140用以分压。线性降压稳压芯片U12的VOUT管脚与销毁主控芯片MCU3的DVCC管脚之间连接有一电容C13用以稳压和滤波，电容C13选用0.1uF。本发明实施例中，电容C75选用1uF/10V，电容C76选用22nF，电容C173选用0.1uF，电容C74选用10uF，二极管D40选用1SS389。
本发明还提供一种固态硬盘，该固态硬盘设置有物理销毁电路，该物理销毁电路包括接口电路1、主控芯片、若干flash存储单元5、销毁主控芯片MCU3、销毁电源开关4以及若干场效应管6；
主控芯片的输入端与接口电路1连接，用于接收SATA工作信号；主控芯片的输出端与flash存储单元5连接，用于向flash存储单元5存储数据；
主控芯片通过一个场效应管6与销毁主控芯片MCU3连接，每个flash存储单元5各通过一个场效应管6与销毁主控芯片MCU3连接，并且主控芯片和flash存储单元5与场效应管6的漏极连接，销毁主控芯片MCU3与场效应管6的栅极连接，场效应管6的源极接地；
销毁主控芯片MCU3还分别与接口电路1、销毁电源开关4的输入端连接，用于通过接口电路1接收销毁指令并向销毁电源开关4发送销毁电源接通指令；销毁电源开关4的输出端与每个flash存储单元5连接。
本发明实施例中，销毁电源开关4依次闭合与flash存储单元5连接的场效应管6，使销毁主控芯片MCU3、某一flash存储单元5以及与改flash存储单元5连接的场效应管6形成闭合回路，将该回路中的flash存储单元5击穿烧毁，并以此类推逐个将所有flash存储单元5和主控芯片彻底销毁。本发明只需要简单的电路结构即可完成整个电路板的销毁动作，同时，本发明的销毁电路能够将flash存储单元5和主控芯片CPU2逐个销毁，只有当上一待销毁单元被击穿的情况下，销毁主控芯片MCU3才控制下一待销毁单元所在的线路形成闭合回路，因此，可以确保每一待销毁单元都能够完全被销毁，从而解决了销毁不彻底造成的数据泄露问题。
需要说明，本发明各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求保护的范围之内。
以上的仅为本发明的部分或优选实施例，无论是文字还是附图都不能因此限制本发明保护的范围，凡是在与本发明一个整体的构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明保护的范围内。