框式设备的制作方法

本实用新型涉及时间同步技术领域，具体而言，涉及一种框式设备。

背景技术：

在框式设备中，一般会包括多个板卡，且每一个板卡独立运行一套操作系统，独立完成对应的业务。但是，在执行部分业务时，需要不同的板卡之间进行协同处理，以共同完成该业务。其中，在需要不同的板卡进行协同处理时，由于板卡分别进行系统时间的维护，导致板卡之间存在着时间不同步的问题。因此，解决板卡之间的时间同步问题，则显得尤为重要。

技术实现要素：

有鉴于此，本实用新型的目的在于提供一种框式设备，以改善现有技术中主从板卡之间的系统时间存在较大误差的问题。

为实现上述目的，本实用新型实施例采用如下技术方案：

一种框式设备，包括：

主板卡，该主板卡包括中断信号产生电路，用于在该主板卡生成时间同步报文时产生中断信号；

从板卡，该从板卡与所述主板卡通信连接，以进行报文交互；以及

中断信号传输电路，该中断信号传输电路电性连接于所述主板卡与所述从板卡之间，用于将所述中断信号传输给所述从板卡；

其中，所述从板卡根据接收到的时间同步报文中包含的所述主板卡的系统时间、接收到所述时间同步报文时该从板卡的系统时间以及接收到所述中断信号时该从板卡的系统时间进行系统时间的更新。

在本实用新型实施例较佳的选择中，在上述框式设备中，所述中断信号传输电路包括：

连接板；

主板接口，该主板接口设置于所述连接板上，且与所述主板卡电性连接；以及

从板接口，该从板接口设置于所述连接板上，且电性连接于所述主板接口和所述从板卡之间，使所述主板卡与所述从板卡电性连接。

在本实用新型实施例较佳的选择中，在上述框式设备中，所述连接板包括：

设置有所述主板接口的主连接板；

设置有所述从板接口的从连接板；以及

电性连接于所述主板接口与所述从板接口之间的连接线缆。

在本实用新型实施例较佳的选择中，在上述框式设备中，所述框式设备包括多个从板卡，所述连接板上设置有多个从板接口，每个从板接口电性连接于所述主板接口和一个所述从板卡之间，不同的从板接口连接不同的从板卡。

在本实用新型实施例较佳的选择中，在上述框式设备中，所述主板卡还包括第一中央处理器和第一可编程逻辑控制器，且所述中断信号产生电路电性连接于所述第一中央处理器和所述第一可编程逻辑控制器之间；

所述从板卡包括第二中央处理器和与该第二中央处理器电性连接的第二可编程逻辑控制器，且所述第二中央处理器与所述第一中央处理器通信连接，所述第二可编程逻辑控制器与所述第一可编程逻辑控制器通过所述中断信号传输电路电性连接；

其中，所述第一中央处理器生成所述时间同步报文并发送至所述第二中央处理器，且在生成所述时间同步报文时控制所述中断信号产生电路产生所述中断信号并发送至所述第一可编程逻辑控制器；所述第一可编程逻辑控制器用于通过所述中断信号传输电路将所述中断信号传输给所述第二可编程逻辑控制器，由该第二可编程逻辑控制器传输给所述第二中央处理器。

在本实用新型实施例较佳的选择中，在上述框式设备中，所述第一可编程逻辑控制器和所述第二可编程逻辑控制器为CPLD。

在本实用新型实施例较佳的选择中，在上述框式设备中，所述中断信号产生电路包括：

三极管，该三极管的基极与所述第一中央处理器的输出端电性连接，集电极和发射极中的一个与所述第一可编程逻辑控制器电性连接、另一个接地；

第一电阻，该第一电阻的一端与所述三极管连接有第一可编程逻辑控制器的一端电性连接、另一端电性连接一电源。

在本实用新型实施例较佳的选择中，在上述框式设备中，所述三极管为NPN型三极管，该三极管的基极与所述第一中央处理器的输出端电性连接、发射极与所述第一可编程逻辑控制器电性连接、集电极接地。

在本实用新型实施例较佳的选择中，在上述框式设备中，所述中断信号产生电路还包括：

第二电阻，该第二电阻的一端与所述三极管的基极电性连接、另一端与所述第一中央处理器电性连接；

第三电阻，该第三电阻的一端与所述三极管的基极电性连接、另一端接地。

在本实用新型实施例较佳的选择中，在上述框式设备中，所述主板卡和所述从板卡为ISA总线板卡、EISA总线板卡、PCI总线板卡或AGP总线板卡。

本实用新型提供的框式设备，通过在主板卡设置中断信号产生电路以产生中断信号，并在主板卡与从板卡之间电性连接一中断信号传输电路，以形成一信号的硬件传输通道，利用硬件传输通道具有高速传输信号的特点，可以将中断信号在极短的时间(毫秒级)内传输给从板卡，以使从板卡根据该中断信号更新的系统时间与主板卡的系统时间具有较高的一致性。也就是说，相较于仅通过报文交互的方式进行时间同步只能保证精度在亚秒级而言，本方案可以保证时间同步的精度达到毫秒级，因此，可以改善现有技术中因仅采用报文交互的方式进行时间的同步处理而导致同步处理后主从板卡之间的系统时间一致性较低的问题。

为使本实用新型的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

图1为本实用新型实施例提供的框式设备的结构框图。

图2为本实用新型实施例提供的框式设备的另一结构框图。

图3为本实用新型实施例提供的中断信号产生电路的电路连接示意图。

图4为本实用新型实施例提供的框式设备的结构示意图。

图标：100-框式设备；110-主板卡；111-第一中央处理器；113-第一可编程逻辑控制器；115-中断信号产生电路；Q1-三极管；R1-第一电阻；R2-第二电阻；R3-第三电阻；130-从板卡；131-第二中央处理器；133-第二可编程逻辑控制器；150-中断信号传输电路；151-连接板；151a-主连接板；151b-从连接板；151c-连接线缆；153-主板接口；155-从板接口。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本实用新型的上述描述中，需要说明的是，术语“一端”、“另一端”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该实用新型产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

如图1所示，本实用新型实施例提供一种框式设备100，可以包括主板卡110、从板卡130以及中断信号传输电路150。其中，所述主板卡110与所述从板卡130一方面可以通信连接，另一方面还可以通过所述中断信号传输电路150电性连接。

进一步地，在本实施例中，所述主板卡110可将当前系统时间进行封装生成时间同步报文并发送给所述从板卡130。其中，所述主板卡110在生成所述时间同步报文时还能够产生中断信号，并通过所述中断信号传输电路150传输给所述从板卡130。

其中，由于所述时间同步报文是基于所述主板卡110与所述从板卡130之间的通信连接以通过无线传输的方式传输至所述从板卡130，所述中断信号是基于所述中断信号传输电路150以有线传输的方式传输至所述从板卡130。也就是说，在有线传输相较于无线传输具有更高的传输速度的基础上，所述从板卡130按照时间的先后顺序依次接收到所述中断信号和所述时间同步报文。

并且，所述从板卡130在接收到所述中断信号的时候，形成一个中断停止执行当前正在处理的业务，并开始执行获取自身当前的系统时间的业务。然后，在接收到所述时间同步报文时可以获取自身当前的系统时间，并对该报文进行解析以得到该报文包含的主板卡110的系统时间。

进一步地，所述从板卡130可以基于得到的多个系统时间对该板卡的系统时间进行更新，以完成所述主板卡110与所述从板卡130之间系统时间的同步处理。其中，所述从板卡130基于得到的多个系统时间进行时间同步处理的方式不受限制，可以根据实际应用需求进行设置。在本实施例中，提供了一种可行的示例，具体描述如下。

所述主板卡110在当前的系统时间为t1时，生成一时间同步报文和一中断信号并基于不同的传输方式分别发送至所述从板卡130。所述从板卡130在接收到所述中断信号时获取到自身当前的系统时间为t2，并在接收到所述时间同步信号时获取到自身当前的系统时间为t3。其中，考虑到传输所述中断信号的时间极短，可以认为t2等于t1，因此，可以将t3与t2的差值作为所述时间同步报文从所述主板卡110传输至所述从板卡130需要的时间。也就是说，在从板卡130获取到所述时间同步信号时，主板卡110的系统时间为t1+(t3-t2)，因此，所述从板卡130可以将自身当前的系统时间更新为t1+(t3-t2)，以完成主板卡110与从板卡130之间系统时间的同步处理。

可选地，所述框式设备100的类型不受限制，可以根据实际应用需求进行设置，例如，可以是交换机等。并且，所述主板卡110和所述从板卡130的类型也不受限制，可以根据实际应用需求进行设置，例如，可以包括，但不限于ISA总线板卡、EISA总线板卡、PCI总线板卡或AGP总线板卡。

可选地，所述主板卡110和所述从板卡130包括的电气元件也不受限制，可以根据实际应用需求进行设置，只要能够有效地进行业务处理并进行数据交互即可。在本实施例中，结合图2，所述主板卡110可以包括第一中央处理器111、第一可编程逻辑控制器113以及中断信号产生电路115，所述从板卡130可以包括第二中央处理器131和第二可编程逻辑控制器133。

其中，所述中断信号产生电路115电性连接于所述第一中央处理器111和所述第一可编程逻辑控制器113之间。所述第二中央处理器131与所述第二可编程逻辑控制器133电性连接，所述第二中央处理器131与所述第一中央处理器111通信连接，所述第二可编程逻辑控制器133与所述第一可编程逻辑控制器113通过所述中断信号传输电路150电性连接。

详细地，所述第一中央处理器111用于生成所述时间同步报文并发送至所述第二中央处理器131，且在生成所述时间同步报文时控制所述中断信号产生电路115产生所述中断信号并发送至所述第一可编程逻辑控制器113，所述第一可编程逻辑控制器113通过所述中断信号传输电路150将所述中断信号传输给所述第二可编程逻辑控制器133，由该第二可编程逻辑控制器133传输给所述第二中央处理器131。

可选地，所述第一中央处理器111和所述第二中央处理器131的类型不受限制，可以根据实际应用需求进行设置，例如，可以包括，但不限于酷睿i9、酷睿i7、酷睿i5、酷睿i3、奔腾、赛扬、凌动、Ryzen Threadripper、Ryzen 7、Ryzen 5、Ryzen 3或APU等任意型号的处理器。

可选地，所述第一可编程逻辑控制器113和所述第二可编程逻辑控制器133的类型不受限制，可以根据实际应用需求进行设置，例如，可以包括，但不限于PLC、PLD或CPLD等。

进一步地，考虑到随着框式设备100的长时间运行，主板卡110和从板卡130之间的时间误差会不断地累加，进而导致在较长时间之后主板卡110和从板卡130之间的时间误差会较大的问题。因此，在本实施例中，还可以在主板卡110设置一计时器。

其中，所述计时器可以在第一中央处理器111控制中断信号产生电路115产生所述中断信号时开始计时，并将得到的计时时长发送给第一中央处理器111。第一中央处理器111可以在获取的计时时长达到预设时长时，再次生成所述时间同步报文，并再次控制中断信号产生电路115产生所述中断信号，以再次进行主板卡110与从板卡130之间的系统时间的同步处理，进而降低主板卡110和从板卡130之间积累的时间误差。

可选地，所述预设时长可以根据实际应用需求进行设置，例如，可以根据主板卡110和从板卡130之间的晶振频率的误差大小、对主板卡110和从板卡130之间时间同步精度要求以及其它因素进行设置。详细地，在主板卡110和从板卡130之间的晶振频率的误差越大、对主板卡110和从板卡130之间时间同步精度要求越高时，所述预设时长可以越小。

进一步地，在从板卡130为多个时，若主板卡110出现故障，将导致各从板卡130之间的系统时间不能完成同步处理的问题。因此，在本实施例中，还可以形成一个主板卡110更新机制。也就是说，在多个从板卡130之中选择一个从板卡130作为新的主板卡110，以进行系统时间的同步处理。

详细地，可以设置一检测设备对主板卡110是否出现故障进行检测，也可以是各从板卡130进行判断。例如，主板卡110可以基于计时器的计时，按照一定的周期(如5s)向各从板卡130发送心跳报文，各从板卡130在未接收到该心跳报文时可以判定主板卡110出现故障。

可以理解的是，基于心跳报文判定主板卡110出现故障的方式不受限制，例如，既可以是只要在一个周期内未接收到心跳报文就判定主板卡110出现故障，也可以是在预设的多个周期内都未接收到心跳报文才判定主板卡110出现故障。

并且，在判定出主板卡110出现故障后，在多个从板卡130之中选择一个从板卡130作为新的主板卡110的方式不受限制，例如，既可以是在多个从板卡130之中选择一个性能最高的从板卡130作为新的主板卡110，也可以是按照预先对各从板卡130的排序选择一个从板卡130作为新的主板卡110。

可选地，所述中断信号产生电路115包括的电气元件不受限制，可以根据所述中断信号的类型进行设置。在本实施例中，可以将一高电平作为中断信号，也就是说，在所述第二中央处理器131与所述第二可编程逻辑控制器133连接的一个引脚接收到一个高电平时，所述第二中央处理器131可以判定产生一个中断。因此，结合图3，在一个可替代的实施例中，所述中断信号产生电路115可以包括三极管Q1和第一电阻R1。

其中，所述三极管Q1的基极与所述第一中央处理器111的输出端电性连接，集电极和发射极中的一个与所述第一可编程逻辑控制器113电性连接、另一个接地，例如图3，可以是发射极与所述第一可编程逻辑控制器113电性连接、集电极接地。所述第一电阻R1的一端与所述三极管Q1连接有第一可编程逻辑控制器113的一端(如发射极)电性连接、另一端电性连接一电源。

详细地，在所述三极管Q1基于所述第一中央处理器111的控制导通时，所述电源通过所述第一电阻R1和所述三极管Q1接地，以向所述第一可编程逻辑控制器113输出一低电平。在所述三极管Q1基于所述第一中央处理器111的控制关断时，所述电源通过所述第一电阻R1向所述第一可编程逻辑控制器113输出一高电平。其中，所述第一中央处理器111可以维持所述三极管Q1长期处于导通状态，以持续向所述第一可编程逻辑控制器113输出一低电平，并可以在需要进行时间同步处理时控制所述三极管Q1关断，以向所述第一可编程逻辑控制器113输出一高电平(该高电平作为中断信号)。

可选地，所述三极管Q1的类型不受限制，可以根据实际应用需求进行设置，例如，既可以是NPN型，也可以是PNP型。在本实施例中，考虑到所述三极管Q1需要长期导通，可以采用PNP型的三极管Q1。

详细地，在采用PNP型的三极管Q1时，该三极管Q1的基极与所述第一中央处理器111的输出端电性连接、发射极与所述第一可编程逻辑控制器113电性连接、集电极接地。其中，在不需要进行时间同步处理时，所述第一中央处理器111可以给该三极管Q1的基极施加一低电平，以使该三极管Q1的发射极与集电极导通，以通过接地的集电极向所述第一可编程逻辑控制器113提供一低电平。在需要进行时间同步处理时，所述第一中央处理器111可以给该三极管Q1的基极施加一高电平，以使该三极管Q1的发射极与集电极关断，以通过所述电源向所述第一可编程逻辑控制器113提供一高电平。

进一步地，为实现对所述三极管Q1与所述第一中央处理器111的隔离，以进行限流保护，在本实施例中，所述中断信号产生电路115还可以包括第二电阻R2。

其中，所述第二电阻R2的一端与所述三极管Q1的基极电性连接、另一端与所述第一中央处理器111电性连接，以使所述三极管Q1的基极与所述第一中央处理器111通过所述第二电阻R2电性连接。

进一步地，为避免因需要将三极管Q1的工作状态从导通切换至关断而导致关断时基极电流难以释放的问题，在本实施例中，所述中断信号产生电路115还可以包括第三电阻R3。

其中，所述第三电阻R3的一端与所述三极管Q1的基极电性连接、另一端接地，以使所述三极管Q1的基极通过所述第三电阻R3形成一接地回路，以释放关断时产生的基极电流。

可选地，所述中断信号传输电路150的形式不受限制，只要能够保证所述主板卡110与所述从板卡130之间能够有效地电性连接，以通过有线传输的方式传输中断信号即可。在本实施例中，结合图4，在一个可替代的实施方式中，所述中断信号传输电路150可以包括连接板151、主板接口153以及从板接口155。

其中，所述主板接口153与所述主板卡110电性连接，所述从板接口155与所述从板卡130电性连接。并且，所述主板接口153和所述从板接口155分别设置于所述连接板151上，且相互之间电性连接，以使所述主板卡110与所述从板卡130电性连接。

可选地，所述主板接口153和所述从板接口155设置于所述连接板151的形式不受限制，可以根据实际应用需求进行设置，例如，所述主板接口153和所述从板接口155可以设置于同一板状结构上，也可以设置于不同的板状结构上。

在一个可替代的实施方式中，所述连接板151可以包括主连接板151a、从连接板151b以及连接线缆151c。其中，所述主板接口153设置于所述主连接板151a，所述从板接口155设置于所述从连接板151b，且通过所述连接线缆151c与所述主板接口153电性连接。

进一步地，为保证所述主板接口153与所述主板卡110电性连接的稳定性以及所述从板接口155与所述从板卡130电性连接的稳定性，在本实施例中，所述中断信号传输电路150还可以包括第一固定件和第二固定件。

其中，所述第一固定件设置于所述连接板151上，以使所述主板卡110与所述连接板151固定连接，所述第二固定件设置于所述连接板151上，以使所述从板卡130与所述连接板151固定连接。并且，在所述连接板151包括主连接板151a和从连接板151b时，所述第一固定件设置于所述主连接板151a上，以使所述主板卡110与所述主连接板151a固定连接，所述第二固定件设置于所述从连接板151b上，以使所述从板卡130与所述从连接板151b固定连接。

可选地，所述第一固定件和所述第二固定件的形状不受限制，可以根据实际应用需求进行设置，例如，可以包括，但不限于卡槽结构、卡扣部件、夹持部件或磁性组件等，只要能够分别有效地固定所述主板卡110和所述从板卡130即可。

进一步地，考虑到所述从板卡130的数量一般可以为多个，因此，所述连接板151上设置的从板接口155也可以为多个。其中，每个从板接口155电性连接于所述主板接口153和一个所述从板卡130之间，并且，不同的从板接口155连接不同的从板卡130。

详细地，在所述连接板151包括主连接板151a和从连接板151b时，所述从连接板151b可以为多个。其中，每一个从板接口155设置于一个从连接板151b上，并且，可以通过对应的连接线缆151c与主板接口153电性连接。

综上所述，本实用新型提供的框式设备100，通过在主板卡110设置中断信号产生电路115以产生中断信号，并在主板卡110与从板卡130之间电性连接一中断信号传输电路150，以形成一信号的硬件传输通道，利用硬件传输通道具有高速传输信号的特点，可以将中断信号在极短的时间(毫秒级)内传输给从板卡130，以使从板卡130根据该中断信号更新的系统时间与主板卡110的系统时间具有较高的一致性。也就是说，相较于仅通过报文交互的方式进行时间同步只能保证精度在亚秒级而言，本方案可以保证时间同步的精度达到毫秒级，因此，可以改善现有技术中因仅采用报文交互的方式进行时间的同步处理而导致同步处理后主、从板卡之间的系统时间一致性较低的问题。

在本实用新型的描述中，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电性连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。